VHDL MOD-5 contra, cu secvenţe specal

H

hfbroady

Guest
Am încercat să scrie un MOD-5 contra, care contează ca acest 000.001.010.110.111.000. Aceasta este ceea ce am pana acum. Când am simula acest cod este numărul primesc 000.001.010.011.100.101.110.111.000. Nu sunt sigur de ce simulare merge la 5. Aici este codul. BIBLIOTECA IEEE, utilizaţi ieee.std_logic_1164.ALL; ENTITATE mod5 este port (CLK, CRJ: ÎN BIT; QOUT: INTEGER GAMA BUFFER 0 şi 7); END mod5; arc ARHITECTURA mod5 este ÎNCEPE PROCESUL (CLK, CLR) BEGIN IF ( clk'event şi CLK = '1 ') QOUT ATUNCI
 

Welcome to EDABoard.com

Sponsor

Back
Top