V
verilog_work_group
Guest
Este posibil ca pentru a proiecta witout folosind ModelSim?
C
choonlle
Guest
Am văzut PPL de proiectare, fără a ModelSim în proiectarea FPGA. este posibil, dar trebuie să aibă o experienţă de mult 
D
deepu_s_s
Guest
Design Ur ar trebui să îndeplinească cerinţa de ur. în cursul sintezei, u pot găsi U Fie să îndeplinească cerinţele de timp sau nu. dar u Ur cant de selectare de aşteptat fără verificarea funcţională. toata lumea văr nu este perfect. prin urmare, să nu întotdeauna preferbale de codificare în primul ModelSim şi sintetiza mai târziu, datorită ur de proiectare şi în ceea ce priveşte Deepak: D
S
sachingorkhe
Guest
Este posibil pentru design mic, care sunt concepute pentru Combo logica. Dar nu este posibil pentru proiecte mari, cu logica multiple în proiectare care trebuie să urmeze de sincronizare / loc constrângeri.
B
babaship
Guest
ya, dar utilizarea Cvart II