Poate ADC furnizeze probe constante?

[xtcx]

prieteni hi!, am o îndoială în ADC sampled.I au un ADC 40MHz (12-bit). Eu folosesc pentru a ține 20 de probe de la o sursă sinusoidală 2MHz, care este constantă. Îndoială mea este că, în faptul că 20 de eșantioane spun 402,1,402,1566 ..... etc mă pot aștepta ADC pentru a oferi aceleași valori eșantion pentru fiecare ciclu?. Pur și simplu, va acele 20 de eșantioane am lua pentru un ciclu să fie aproape constant pentru toate ciclurile .... Multumesc?

 

[arefeidi]

Vrei să spui ceva de genul: Proba 1 Proba = 21 Proba 2 Proba = 22 Proba 3 = Eșantion Eșantion 4 = 23 Exemplu 24 ...? Dacă rata eșantionului este exact 40000000 Hz și sursa de sinus este exact 2000000 Hz, atunci aceste 20 de probe va fi aproape constantă pentru toate ciclurile (numai în funcție de zgomot atunci). Deci, teoretic, răspunsul ar fi: DA Cu alte cuvinte, (Exemplu rata / f_sine) trebuie să fie exact 20 pentru a obține valori constante pentru fiecare ciclu. Deși, în viața reală acest aproape nu va fi posibil, pentru ca nu poti seta o frecvență care este mai exact 2,000,000.000000000000000 ... Hz. Mai mult procentuala a raportului diferă de la 20, mai multe probe de dvs. va "umbla".

 

[RFCMOS]

Hi, în cazul în care sinusoidală are nici un zgomot de bruiaj și de amplitudine, răspunsul este da.

 

[MR:DeMoO]

Mulțumesc D

 

[Old Nick]

dacă veți crea ceasul de conducere ADC de la sursa de undă sinusoidală (presupunând că are o trimitere TTL o / p), folosind un PLL să-l înmulțească, atunci veți obține o blocare destul de bun. Nu va fi, desigur, zgomot etc Deci faza somples nu va fi niciodată "același".