Metode de proiectare de optimizare pentru utilizarea zonei

[Ig0]

Buna ziua tuturor, In prezent lucrez pentru a face designul meu cât mai mică este posibil. (Cel mai mic număr LUT realizabil), am încercat deja pentru a atinge acest obiectiv cu ajutorul unor trucuri, cum ar fi conversia de la caz la situaţia internă Tri-stat logica, logica sau de cartografiere pentru a Bram. Din păcate, rezultatele nu a fost satisfacatoare. Există şi alte metode de optimizare a design pentru utilizarea zonei? (Bazată pe modificări în codul sursă HDL), am concentrându-se pe tehnologia Xilinx, dar eu sunt, de asemenea, interesat în a face designul meu mai mic pe IE Altera sau Latice. Cel mai bun în ceea ce priveşte, Ig0

 

[echo47]

Acest informatiile Xilinx vă pot ajuta. "Strategii de reducere suprafaţă": http://toolbox.xilinx.com/docsan/xilinx10/isehelp/ise_c_xst_area_reduction_strategies.htm , căuta, de asemenea "Ghidul de proiectare şi simulare Sinteza" ISE pentru cuvintele "zona" şi "optimizare". Variate sfaturi sunt răspândite în toată această manual.

 

[raka200]

Hi! Este o întrebare destul de mare, şi depinde de cererea dumneavoastră ... Dacă aveţi un parrallel fluxul de date (filtru), ai putea mări frecvenţa de ceas de sistem multiplex şi fluxul de date. Tu ar trebui să reducă contor / FIFO / berbec la minimul necesar profund. noroc bun.

 

[saikat]

Utilizarea de resetare sincronă în design-ul. Atribui manual semnale de ceas la nivel global cu ajutorul "bufg" tampon. Utilizaţi toate rute globale de ceas (deşi toate semnalele nu sunt ceas, pentru a identifica căile lungi de semnal şi să le atribuiţi în copac ceas global), se va reduce nr. de traseu, prin felii în aparat.

 

[omara007]

Ce se întâmplă dacă nu folosesc XST? .. instrument de sinteză mea actuală este Synplify ..