E
EDA_hg81
Guest
Am încercați să utilizați Sparan 3 pentru a controla FDG901D (intrare logica este 3,3 V CMOS) pentru conducere FDN360P. De ce nu a mers? ceea ce este motivele posibile pentru acest lucru? Mulțumiri
E
echo47
Guest
Vă poate arăta schematică și descrie semnalele care nu sunt de lucru?
E
EDA_hg81
Guest
Ideea este pentru realizarea de putere și puterea pe oprit secvență. Utilizați FDN360P ca un comutator, prin conectarea de scurgere și sursa de FDN360P de a transfera 12V DC de la sursă să se scurgă de FDN360P pentru a permite un alt cip de putere. Când m-am împinge un buton, FPGA va stabili mare (3.3V LVTTL) pe pinul logica FDG901D atunci FDG901D se va transforma în FDN360P prin controlul poarta FDN360P. Am conectat VDD de FDG901D la 12 V și păstrat pini plutitoare rotire. Problema este atunci când întregul sistem este pornit, scurgere de FDN360p este deja 12V, chiar înainte de a mă împinge butonul. Care este motivele posibile? Mulțumesc în avans. următor este URL-ul de schema: http://images.elektroda.net/70_1183047159.jpg
N
nxtech
Guest
În cazul în care MOSFET este "ON", cum spui tu că este, atunci poarta aparatului are suficientă tensiune pentru a prezenta ao activa. V-ați uitat la rândul său, pe caracteristicile MOSFET pe care îl utilizați pentru a vedea dacă acestea sunt compatibile cu ieșirea conducătorului auto în timp ce îl ai configurat. Posibil să aveți nevoie pentru a controla dv / dt a conducătorului auto în loc de a lăsa să plutească. E
E
EDA_hg81
Guest
Sunt foarte nou la lucruri analogice. Am verificat doar pragul de tensiune Poarta. Vrei să știi ce a altor caracteristici electrice ar trebui să verifice? Multumesc.
I
inventor(y)
Guest
Hi, pentru FDG901D tensiunea de alimentare max este doar 10V. În schema dumneavoastră că utilizați 12V. Poate că aceasta este o greșeală în desen sau cip este deja plecat. E vreun motiv pentru care nu sunt folosind un tranzistor ordinară și niște rezistențe? Dacă e vorba de spatiul de care ar putea avea o privire la tranzistori rezistori echipate, cum ar fi PDTC115ET. De asemenea, pentru FET, dacă doriți să utilizați un alt tip, să fie atent. Unii recentă Fairch. Lui FET au o max. Tensiunii GS de 7V. Peste această tensiune poate distrug FET ta. Salutari
E
echo47
Guest
Ca inventator 
a sugerat, de alimentare 12V poate fi deteriorat FDG901D de peste rating maxim absolut de VDD 10V. A se vedea pagina 1 din fișa de date. Presupunând cip supraviețuit, atunci poate sunteți de măsurare 12V la ieșirea pur și simplu pentru că nu are nici o ieșire de încărcare, precum și tranzistorul are o cantitate mica de scurgere atunci când "off". Încercați să conectați o sarcină, cum ar fi un rezistor 1K ohm de la scurgere la masă. În cazul în care nu ajută, atunci ce tensiuni te evalueze la poarta tranzistorului atunci când semnalul de FPGA pornește și se oprește?
a sugerat, de alimentare 12V poate fi deteriorat FDG901D de peste rating maxim absolut de VDD 10V. A se vedea pagina 1 din fișa de date. Presupunând cip supraviețuit, atunci poate sunteți de măsurare 12V la ieșirea pur și simplu pentru că nu are nici o ieșire de încărcare, precum și tranzistorul are o cantitate mica de scurgere atunci când "off". Încercați să conectați o sarcină, cum ar fi un rezistor 1K ohm de la scurgere la masă. În cazul în care nu ajută, atunci ce tensiuni te evalueze la poarta tranzistorului atunci când semnalul de FPGA pornește și se oprește?
E
EDA_hg81
Guest
Poate fi ai dreptate. Am observat acest lucru, deoarece adaptorul de alimentare eu sunt, folosind doar să-mi dea 12 V, și vreau să iau șansă. multumesc sugestiile tale toate. Trebuie să-l schimbe la 10 V, pentru a încerca din nou. Au un week-end bun. [Size = 2] [color = # 999999] Adăugat după 1 ore, 7 minute: [/color] [/size] Am testat acest circuit folosind intrare 10V. De asemenea, am aflat ca Tensiune de intrare min Logic ridicat de FDG901D este de 75% din VDD, acest lucru înseamnă de intrare logica este de cel puțin 7.5V. Eu am folosit două surse de alimentare pentru a seta două tensiuni necesare. Următoarele sunt rezultatele. Cand puterea de intrare logica este oprit: ieșirea de scurgere a FDN360P este 10V tensiunea de poarta este 10V Cand puterea de intrare este logica pe (necesitatea de 8 ms pentru a fi stabil): ieșire de evacuare a FDN360P este 0V tensiunea poarta este 0V nu am gasit nici o cerință pentru intrarea logica creșterea timpului. Se pare FDN360P este de lucru, dar nu în mod corect. Dar orice fel de intrare 7,5 V logica nu este potrivit pentru FPGA, mă poți ajuta să găsiți un MOSFET P conducător auto canal, care poate accepta logica 3.3V si poate tolera puterea de intrare 12V? Multumesc.
I
inventor(y)
Guest
Hi, ca am postat inainte. Aruncati o privire la tranzistori rezistori echipate. Pentru circuit, o PDTC115ET va fi bine. Mai jos este o schematică. R23 este 220K. Rețineți că rezistențe din interiorul RET (PDTC114ET) în acest circuit nu sunt 100K 100K + ca PDTC115ET. Și într-adevăr max. Evaluarea ofertei de FDG901 este de 10V. Dar la 10V niciodată nu va ajunge la logica mare cu o unitate de 3.3V. Acesta ar trebui să funcționeze între 2,7 și 6V.
E
EDA_hg81
Guest
vă mulțumesc foarte mult pentru tine de ajutor. Am de gând să încerc săptămâna viitoare. au un week-end frumos.
E
EDA_hg81
Guest
Am găsit înlocuitor în digikey.
E
EDA_hg81
Guest
Hei inventator , acum circuitul este de lucru. Va multumesc foarte mult.
, acum circuitul este de lucru. Va multumesc foarte mult.
I
inventor(y)
Guest
Mă bucur să aud asta. Mulțumiri