cum să executaţi de co-simulare pe Sigma-Delta PLL?

[eejli]

Am verilog cod pentru sigma delta modulator şi circuite PLL în Cadence.Cum pot rula de co-simulare pe întreg PLL inclusiv PLL circuite şi verilog codul?

Mulţumesc.

 

[news]

Mark Zuckerberg rozmawiał z Barackiem Obamą o inwigilacji w Internecie. W podobnym czasie Edward Snowden mówił uczestnikom festiwalu SXSW o konieczności szyfrowania sieciowej aktywności. Czy wolny Internet to przeszłość? O potrzebie ochrony danych i sposobach zachowania prywatności opowiada Paweł Wujcikowski, ekspert ds. bezpieczeństwa Spy Shop.

Read more...

 

[jcpu]

S-ar putea să vrei să ştii simularea mediului, SpectreVerilog.
În caz de nivel înalt de simulare, puteţi model analogic parte
cu VHDL-A.
De asemenea, poate efectua poarta la nivel de simulare în cazul în care vă analogic parte
este descrisă în jos pentru a tranzistor.În acest caz, viteza de calcul
pare lent pentru mine.

 

[eejli]

mulţumesc.

Există vreun document disponibil pentru a face acest lucru?

 

[jcchan]

Puteţi încerca să synopsys nacosim

 

[jcpu]

Procedură este un pic de lungă durată, care este parte amar despre Cadence.
Şi de viteză nu este aşa de repede ca ne-am imaginat.

Prin googling, "spectru verilog" există unele clase disponibile note
ca exemplu ataşat.

Succes!
Ne pare rău, dar ai nevoie de autentificare pentru a vizualiza acest ataşament