Ajutor: O întrebare despre sinteza

C

cheat0821

Guest
Iată un exemplu:

mereu @ (posedge clk sau negedge reset)
...
mereu @ (posedge RO sau negedge reiniţializaţi)
...

clk este ceasul sistem, şi RO este un alt semnal de control legate de DFF
lui CK PIN.
când sinteza, cum de a constrânge acest modul?
În cazul în care RO fi tratată ca un alt ceas, pentru că este legată de DFF
ale CK PIN?

Multumesc mult!

 
"Experience Zakopane" to aplikacja wirtualnej rzeczywistości stworzona przez firmę Destinations VR, która zajmuje się rozwijaniem technologii wirtualnej rzeczywistości. Warszawa stała się miejscem, gdzie zaprezentowano ją publicznie po raz pierwszy.

Read more...
 
yupp ..ce este într-un nume ...RO sau clk sau ceas ..va trebui să-l trateze ca un alt ceas ..

 
Momentul in care ati pus posedge / negedge ar trebui să fie considerate ca un ceas (presupunând
că acesta nu este un semnal de resetare).

 
Vă mulţumesc, băieţi, dar eu încă mai au căutare.
În mea de design, există multe astfel de semnale de control, care sunt legate de o DFF
lui CK PIN.Deci, aşa cum aţi spus, toate acestea vor fi tratate ca ceasuri.Prin urmare, aceasta este o multi-asincrone ceas design.
Am invatat de la o lucrare care permite doar un ceas pe modul, şi de a crea un synchronizer modul pentru fiecare set de semnale care trece de la doar un singur ceas de ceas de domeniu într-un alt domeniu.Deci, mi-a design complet pentru a fi re-partitioned.
Problema mea este ca vor exista prea multe module şi după o nouă partiţie, design mea nu este una mare, stii tu, le multumesc, este prea banal.
Există o modalitate mai bună de design meu?Şi dacă nu,
de modul în care constrângerile vor fi adăugate la cele nouă ceasuri? (Adica cele de semnale de control, deşi legată de DFF
lui CK PIN, unele sunt generate de interne.)

Apreciez de ajutorul tau.
Toate cele bune

 
în cazul în care bloth frecv de ceas (clk & EN) sunt aceleaşi, folosiţi doar un ceas şi constrângere-o de la început la nivel de port ..

câte ceasuri aveţi la dumneavoastră de design??toate acestea sunt de diferite frecv??în cazul în care nu sunt ceasuri de mai mult de 5, serioasă problemă cu design ..

 
mersi, Jay.
I-e frică că toate aceste semnale de control în proiectare sunt de frecv diferite, ele sunt chiar nu periodice strict.
Mi-am dat seama că trebuie să-mi modifica HDL coduri şi de a îmbunătăţi aceste semnale de control pentru a face design-mi un sistem sincron.

multumesc din nou!

 

Welcome to EDABoard.com

Sponsor

Back
Top