Xilinx ML 401

[macpak]

Salut,
Eu am o problemă, încerc să scrie codul VHDL şi am nevoie de o întârziere, aceasta înseamnă că trebuie să
seta semnalul de la "0", aşteptaţi anumită perioadă de timp şi apoi schimbaţi de stat pentru '1 '.Şi I dont know cum la spre a face această întârziere.Am încercat să folosească aşteptaţi declaraţie, dar aceasta nu locul de muncă (compilator spune ca sinteză nu acceptă acest tip de declaraţii).Am nevoie de o întârziere despre un microsecunde câteva.Stie cineva cum se rezolvă asta??

 

[Salma ali Bakr]

a face un contor de
şi încărcaţi-l cu orice u număr de dorit (în funcţie de frecvenţa de ceas şi ur u întârziere doriţi)
şi apoi a face it decrement
şi atunci când aceasta ajunge la zero, atunci înseamnă că ori este în sus şi u a putea continua cu nimic după această

 

[echo47]

Asta-i corect.Folosiţi un ceas de mare viteză şi un contor.

Instrumente de sinteză, în general, nu susţin declaraţiile întârziere, deoarece un FPGA de obicei, nu include alte elemente de previzibil întârziere.