VHDL?

[Beardolphinaries]

Salut, cineva ar putea spune care
este diferenţa între
VHDL, Verilog, Verilog-A şi Verilog-AMS te rog?
Multumesc mult.

 

[mpig09]

Dragi Beardolphinaries:

Cred că:
VHDL / Verilog: digital pentru proiectarea şi amestecat Mod de simula
verilog-A: pentru analogic designer, nu idee bună pentru amestecat Mod Mod de simulampig

 

[Beardolphinaries]

Multumesc foarte mult.

 

[olzanin]

Salut,

Verilog şi VHDL sunt concurenţi şi ambele sunt pentru digital design.
Cu Verilog-O puteţi program în analogic design digital ideal unele celule.
Verilog-AMS este amestecat pentru simulări.

olzanin

 

[sparso]

Eu folosesc verilog pentru chestii pur digital.
VHDL este utilizat în principal în Europa şi Japonia.
Nu prea mult în Statele Unite.Verilog-de la A la modelul analogic chestii
când am nevoie de timp rapidă SIM.Nu au folosit-Verilog AMS încă, dar cred că Verilog A este un subgrup de AMS.