VHDL-AMS Sigma Delta modulator

[gsuarez]

Salut,

Eu lucrez în prezent la o 2a Ordine Sigma Delta modulator (SDM) în VHDL-AMS.I'm using hamster şi Simplorer ca simulatoare.Am fost capabili de a simula corect un 1st Ordine SDM numai cînd I try În al doilea rând Ordinul Modelul de sistem devine instabil.Modelul este nonideal, integratori sunt puse în aplicare cu ajutorul unei unităţi de ecuaţii tranzitorie în funcţie de parametrii OTA.Im 'folosire un semnal coerent de intrare a-3dB 30.1kHz şi supraeşantionare raportul de 48 pentru o frecvenţă maximă de intrare a 200KHz (frecvenţa de prelevare a probelor de ~ 19.2MHz).Eu am acelaşi sistem în SIMULINK şi works fin.Dacă cineva mă poate ajuta vă rog să-mi spuneţi.

George

 

[feel_on_on]

sunt u de codificare un Delta-Sigma modulator cu VHDL-A /?

 

[gsuarez]

De fapt, am codificate modelul din Verilog-A şi VHDL-AMS.VHDL niciodată nu a încercat-A.Am luat-o de lucru pentru ambele, (Verilog-A în Cadence Spectre şi VHDL-AMS în Ansoft Simplorer V6 & V7).Dacă doriţi mai multe detalii lasă-mă să ştiu.Multumesc pentru post şi îmi pare rău pentru întârziere uriaşă în a răspunde.

George