veriloga: Tri-probleme în care se specifică semnale.

[gszczesz]

Eu am un bloc, care va fi instanţiată de mai multe ori şi că au o bi-directionale autobuz.Luaţi I2C ca un exemplu, PIN-ul SDA poate fi conduse de către orice membru conectat la acesta.

Asa ca am declarat PIN-ul din interiorul blocului ca InOut, şi atunci când nu sunt de conducere, am stabilit:
I (PIN) < 0;

Aşa că am stabilit sa actuală, la 0.Cadence simulator de condiment reclamă faptul că nodurile sunt shorted împreună.Caut eu ceva greşit, sau ar trebui sa fi uitat în altă parte (de exemplu, o cadere de pe linia înainte de curent este setată la 0)???

Greg

 

[skal81]

Cred că nu puteţi utiliza Tri-State direct în verilogA.Motivul este că aceasta nu este o "funcţie analogic".
Văd două soluţii:
- Utilizarea Verilog-AMS şi să scrie în portul de ieşire ca bloc digitale
- Utilizează un model de comportament., de exemplu, selectaţi doar semnalul activă şi appply-l la dumneavoastra in / out