T
trytry
Guest
avem nevoie de o verificare inginer de urgenţă, utilizând specman instrumente şi fizice inginer proiectant (prima întâlni, calibru sau ASTRO / Apollo).Nici un interesat, pls.concediu ai informaţii de contact sau trimite-mi un email la bullyaya (at) yahoo.com
trebuie să aveţi permisiunea de lucru
SUA primul.
Senior fizice inginer proiectant magmă, Cadence sau Synopsys
Experienta: 5-10 ani
Responsabilitati: - Responsabil pentru punerea în aplicare a fizice design complex SoCs
- Participarea în cadrul fizice metodologii de proiectare şi de fluxul de automatizare
- Floorplan, placeand traseu, semnal de integritate evitarea / de stabilire,
de putere / ceasul de distribuţie, calendarul de închidere - sincronizare, de putere, ceas de zgomot şi de analiză şi RDC / LVS
Cerinţe minime:
- BSEE, MSEE preferat
- 2 de ani de experienţă în bloc şi chip nivel fizic design în 0.13u sau 90u tehnologie.
- Trebuie să aibă succes istoric taping afară complex chipsuri (min 2M porti), utilizând magmă, Cadence Synopsys sau P & R unelte
- Înţelegerea profundă a sub-micron probleme de design si solutii (scurgere de putere, semnal de integritate, antenă, etc)
- Înainte de experienţă în design calendar de închidere, ceas / putere de distribuţie şi de analiză, RC Extracţia, locul şi traseul.
- Mâinile pe experienţă în stare de funcţionare statică calendarul analiză (STA) ca instrumente de primetime (PT-SI).Circuit nivel înţelegerea critică a căilor de timp în proiectarea
- Ar trebui să fie o putere de utilizator al P & R şi instrumente de analiză de la magmă (Distruge Fusion, Distruge Creaţi), Synopsys (Primetime, STAR-RCXT), Mentor (calibru)
- Codificare experienta in C , C, Perl şi Tcl un mare plus
Senior Verification Engineer
Experienta: 5-10 ani
Cerinte:
-Fullchip verificare testbench şi mediu, precum şi pentru crearea de mai multe milioane de poarta ASIC / SOC.
Calificaţi în automatizare şi de scripting: Perl, Efectuare
-Trebuie să fie foarte competent cu Verilog, Vera, SystemC sau Specman
-Abilitatea de a scrie specificatiile de proiectare pentru componente şi module de verificare mediu (test banci, sistem de modele, etc)
-Trebuie să aibă experienţă reală cu câteva protocoale cum ar fi
USB 2.0, PCI-Express, Utopia, SPI, controler de memorie DDR, EIO, SATA sau POS-PHY-ar trebui să aibă excelent auto-condus capabilităţile "de a duce o verificare proiecte.
Cerinţe minime:
-BSEE, MSEE preferat
Min-5yr experienţă în verificarea
trebuie să aveţi permisiunea de lucru
SUA primul.
Senior fizice inginer proiectant magmă, Cadence sau Synopsys
Experienta: 5-10 ani
Responsabilitati: - Responsabil pentru punerea în aplicare a fizice design complex SoCs
- Participarea în cadrul fizice metodologii de proiectare şi de fluxul de automatizare
- Floorplan, placeand traseu, semnal de integritate evitarea / de stabilire,
de putere / ceasul de distribuţie, calendarul de închidere - sincronizare, de putere, ceas de zgomot şi de analiză şi RDC / LVS
Cerinţe minime:
- BSEE, MSEE preferat
- 2 de ani de experienţă în bloc şi chip nivel fizic design în 0.13u sau 90u tehnologie.
- Trebuie să aibă succes istoric taping afară complex chipsuri (min 2M porti), utilizând magmă, Cadence Synopsys sau P & R unelte
- Înţelegerea profundă a sub-micron probleme de design si solutii (scurgere de putere, semnal de integritate, antenă, etc)
- Înainte de experienţă în design calendar de închidere, ceas / putere de distribuţie şi de analiză, RC Extracţia, locul şi traseul.
- Mâinile pe experienţă în stare de funcţionare statică calendarul analiză (STA) ca instrumente de primetime (PT-SI).Circuit nivel înţelegerea critică a căilor de timp în proiectarea
- Ar trebui să fie o putere de utilizator al P & R şi instrumente de analiză de la magmă (Distruge Fusion, Distruge Creaţi), Synopsys (Primetime, STAR-RCXT), Mentor (calibru)
- Codificare experienta in C , C, Perl şi Tcl un mare plus
Senior Verification Engineer
Experienta: 5-10 ani
Cerinte:
-Fullchip verificare testbench şi mediu, precum şi pentru crearea de mai multe milioane de poarta ASIC / SOC.
Calificaţi în automatizare şi de scripting: Perl, Efectuare
-Trebuie să fie foarte competent cu Verilog, Vera, SystemC sau Specman
-Abilitatea de a scrie specificatiile de proiectare pentru componente şi module de verificare mediu (test banci, sistem de modele, etc)
-Trebuie să aibă experienţă reală cu câteva protocoale cum ar fi
USB 2.0, PCI-Express, Utopia, SPI, controler de memorie DDR, EIO, SATA sau POS-PHY-ar trebui să aibă excelent auto-condus capabilităţile "de a duce o verificare proiecte.
Cerinţe minime:
-BSEE, MSEE preferat
Min-5yr experienţă în verificarea