taxă pompa PLL post de simulare

[asdfjkl99]

Am proiectat un CPPLL cu SMIC 018um, de ouput este de 480MHz.Am folosit inelul Oscilator pentru VCO.Când ţi-a post-schema de simulare a VCO, am găsit rezultatul este foarte diferit de rezultatul de pre-layout simulare.cum ar fi în cazul în care intrare a VCO este 1.3v, frecventa de iesire este de 300m, în post-SIM 500m, în timp ce pre-SIM.Este acest OK?

 

[butterfish]

Dacă nu aţi estiamte / adăugaţi paracitical RC în timpul pre-schema de simulare,
Sigur că va luat mai mare frecvenţă decât post-simulare.

 

[asdfjkl99]

Vă mulţumesc pentru răspuns.Dar diferenta este prea mare.timp de întârziere, pe celule de întârziere VCO este schimbat de la 2ns la 3.3ns.

 

[armixic]

de obicei, la Ring VCO tuning câştig este foarte mare,
ceea ce înseamnă că este sensibil la orice variaţii de-a lungul liniei de control şi GMcell GM schimba.De asemenea, schema de parazit poate determina cu siguranţă 20% vco centru de schimbare de frecvenţă.

 

[asdfjkl99]

multumesc pentru ajutor.Dar am gasit Kvco schimbat de asemenea, de la 740 la 330, care determina de control de tensiune de la VCO schimba foarte mult.ar trebui să-mi schimba Kvco mai mare?Mulţumesc.

 

[kittykat4]

aceasta este o discuţie interesantă ..vă mulţumesc pentru partajarea

<img src="images/smiles/icon_smile.gif" alt="Zâmbi" border="0" />
simulare de asigurare a vie

 

[strennor]

salut,

te întârziere pe celular este 2ns?doriţi 500MHz?pot să-ti pui schematică aici?