Stai încălcare în front-end-STA

J

jaydip

Guest
Întotdeauna ne va face rost încălcare atunci când face front-end-sinteza?

Am cere acest lucru, pentru că atunci când există 2 flops conectat back to back (fără nici în Combo între), ceasul de reţea întârziere (oblic, de incertitudine, de latenţă) este cu siguranta o sa fie mai mult decât cerinţa de a deţine slugă plescăind şi ţineţi aşa de încălcare.Este, nu??Să spun
ceas de reţea întârziere este 0.8 (ps)
deţine timp de chix 0.1 (ps)
deci deţine timp încălcarea 0.7 (PS) ....

synthesis without getting hold violations.

Lasă-mă să ştiu dacă cineva a făcut front-end-sinteză,
fără a se ţine de încălcări.

 
când ne-am ceasuri, în acelaşi punct de plecare adică, ele încep de la 0 ns, atât la începutul şi sfârşitul puncte va avea aceeaşi reţea întârziere, cu excepţia cazului în care aveţi ceasul copac introdusa.apoi este vorba de imagine de clk-q combo_delay> deţin timp de FF, apoi u nu ar trebui să vezi orice încălcare, dacă vom presupune incertitudine pentru a fi zero.

dacă vom considera incertitudine: clock_skew <(clk-q combo_delay - hold_ff)

 
Am înţeles ce aţi spus, dcreddy ..

dar nu va clock_skew fi mereu mai mare de (clk-q combo_delay - hold_ff) pentru back to back conectat flops (nu Combo inbetween) pentru front-end sinteza??..Adică, ne apropie de incertitudine maximă previzibilă, ea se aplică şi în timpul front-end de sinteza, nu-i asa?care (incertitudine) va fi întotdeauna mai mare de (clk-q combo_delay - hold_ff) şi aşa vom face rost întotdeauna încălcare pentru că (back to back chix) calea în front-end, nu-i
asa, nu?

Sper ca are sens ...

 
vrei sa pun mult mai ridicat de incertitudine, care?ar trebui să iau o valoare estimată dur ffrom de P & R echipa de cât de mult se poate realiza pe baza numărului de flip-flops si zona.

Dacă aveţi back to back flops şi incertitudine, se aplică în limita.nu veţi vedea nici o încălcare pentru back2back flops cu Combo nici o logica.Prin felul în care va avea întotdeauna clk-> q întârziere, care va fi destul de mari, în cea mai mare parte a tehnologiilor.

Dacă dont de acord cu declaratiile de mai sus, dă-mi întârziere numere de mai sus şi anume formulă clk-> q, deţine timp de flip chix şi cât de mult uncertanity ur punerea la ur design.

 
C65 tehnologie
clk-> q 0.18
ceas incertitudine 0,8 (numărul transmisă de back-end de persoane)
holf timp de chix 0.06

Deci, ţineţi încălcare ...Nu sunt sigur de vreme incertitudine numărul (0,8) ceea ce am ţinut este realist ..

FYI ..Ceasul este frecv 200MHz ...

dcreddy1980 a scris:

vrei sa pun mult mai ridicat de incertitudine, care?
ar trebui să iau o valoare estimată dur ffrom de P & R echipa de cât de mult se poate realiza pe baza numărului de flip-flops si zona.Dacă aveţi back to back flops şi incertitudine, se aplică în limita.
nu veţi vedea nici o încălcare pentru back2back flops cu Combo nici o logica.
Prin felul în care va avea întotdeauna clk-> q întârziere, care va fi destul de mari, în cea mai mare parte a tehnologiilor.Dacă dont de acord cu declaratiile de mai sus, dă-mi întârziere numere de mai sus şi anume formulă clk-> q, deţine timp de flip chix şi cât de mult uncertanity ur punerea la ur design.
 
nu vă faceţi griji despre hold încălcări în timpul front-end-sinteză.Ele sunt în mod normal, fix când ceasul după CTS oblic sunt corecte şi incertitudinile sunt mai mici.Altfel, puteţi ajunge să buffering trasee care pot niciodată nevoie de ea.

 
dacă vă este incertitudinea 0.8 ns, atunci cu siguranta acesta va avea ţineţi-vă de la încălcare (clk-q -
Stai timp) este mai mică de ceas incertitudine.

Am doubht ceas incertitudinea nu poate fi mult mai mare ca .. cu excepţia cazului în care aveţi un ceas copac imens, ceea ce înseamnă mult mai mult pe care le-aţi flip flops-vă de design interior.De asemenea, depinde de sus cu privire la modul în care sunt în acelaşi timp flexibil performant de dirijare cu privire la numărul de straturi de metal, puterea de linii.Acestea ar trebui să fie luate în considerare.

încercaţi să dublu control şi să le cereţi de ce se face cant ceas incertitudine la o valoare mai mică.Sper ca nu sunt spune ceasul latenţă este 0.8?latenţă şi ceas de ceas incertitudine sunt folosite diferit de calcul a deţine timp.

 

Welcome to EDABoard.com

Sponsor

Back
Top