Sinteza Error - spartan 3E

[Zhane]

Când am încercat să atribuie CLK la toate mea port hărţi clk în top.prj ...I a lua o mulţime de greşeli şi de avertizare, după cum urmează:

Citat:

Reading design: top.prj================================================== =======================

* HDL Compilation *

================================================== =======================

Compilarea vhdl fisierul "D: / Xilinx / Proiecte / TPM / sampling.vhd", în Biblioteca de lucru.

Arhitectura de comportament a entităţilor de eşantionare este de până la data de.

Compilarea vhdl fisierul "D: / Xilinx / Proiecte / TPM / clkmaker.vhd", în Biblioteca de lucru.

Arhitectura comportamentale ale entităţilor clkmaker este de până la data de.

Compilarea vhdl fisierul "D: / Xilinx / Proiecte / TPM / samplepack.vhd", în Biblioteca de lucru.

Arhitectura comportamentale ale entităţilor samplepack este de până la data de.

Compilarea vhdl fisierul "D: / Xilinx / Proiecte / TPM / transmitter.vhd", în Biblioteca de lucru.

Arhitectura txd_arch de entitate transmiţător este de până la data de.

Compilarea vhdl fisierul "D: / Xilinx / Proiecte / TPM / top.vhd", în Biblioteca de lucru.

Entitate <top> compilate.

Entitate <top> (Arhitectura <behavioral>) compilate.================================================== =======================

* Design Ierarhie Analiza *

================================================== =======================

Analizând ierarhia pentru entitate <top> în bibliotecă <work> (arhitectura <behavioral>).Analizând ierarhia pentru entitate <clkmaker> în bibliotecă <work> (arhitectura <behavioral>).Analizând ierarhia pentru entitate <samplepack> în bibliotecă <work> (arhitectura <behavioral>).Analizând ierarhia pentru entitate <transmitter> în bibliotecă <work> (arhitectura <txd_arch>).Analizând ierarhia pentru entitate <sampling> în bibliotecă <work> (arhitectura <behavioral>).================================================== =======================

* HDL Analiza *

================================================== =======================

Analizând <top> Entity în bibliotecă <work> (Arhitectura <behavioral>).

AVERTISMENT: Xst: 753 - "D: / Xilinx / Proiecte / TPM / top.vhd" linia 86: legătură port de ieşire "CLKIN_IBUFG_OUT" a componentei "clkmaker".

AVERTISMENT: Xst: 753 - "D: / Xilinx / Proiecte / TPM / top.vhd" linia 86: legătură port de ieşire "LOCKED_OUT" a componentei "clkmaker".

Entitate <top> analizate.
Unitatea de <top> generat.Analizând <clkmaker> Entity în bibliotecă <work> (Arhitectura <behavioral>).

Setare definite de utilizator proprietate "Capacitate = DONT_CARE", de exemplu, <CLKIN_IBUFG_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "IBUF_DELAY_VALUE = 0", de exemplu, <CLKIN_IBUFG_INST> în unitate <clkmaker>.

Setare definite de utilizator proprietate "IOSTANDARD = default", de exemplu, <CLKIN_IBUFG_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "PHASE_SHIFT = 0", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLK_FEEDBACK = 1X", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLKDV_DIVIDE = 2.0000000000000000", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLKFX_DIVIDE = 1", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLKFX_MULTIPLY = 3", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLKIN_DIVIDE_BY_2 = false", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLKIN_PERIOD = 30.3030000000000010", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "CLKOUT_PHASE_SHIFT = nimic", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "DESKEW_ADJUST = SYSTEM_SYNCHRONOUS", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "DFS_FREQUENCY_MODE = LOW", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "DLL_FREQUENCY_MODE = LOW", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "DSS_MODE = nimic", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "DUTY_CYCLE_CORRECTION = true", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "FACTORY_JF = C080", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Setare definite de utilizator de proprietate "STARTUP_WAIT = false", de exemplu, <DCM_SP_INST> în unitate <clkmaker>.

Entitate <clkmaker> analizate.
Unitatea de <clkmaker> generat.Analizând <samplepack> Entity în bibliotecă <work> (Arhitectura <behavioral>).

AVERTISMENT: Xst: 819 - "D: / Xilinx / Proiecte / TPM / samplepack.vhd" linia 68: În următoarele semnale lipsesc în procesul sensibilitate lista:

statusrdy, samplecnt, samplebuff, rawcnt, rawbuff.

Entitate <samplepack> analizate.
Unitatea de <samplepack> generat.Analizând <sampling> Entity în bibliotecă <work> (Arhitectura <behavioral>).

INFO: Xst: 1432 - Cuprins de matrice <oldsample> poate fi accesat cu un indice negativ, determinând nepotrivire de simulare.

INFO: Xst: 1433 - Cuprins de matrice <oldsample> poate fi accesat cu un index care depăşeşte array dimensiune.
Acest lucru ar putea cauza nepotrivirii de simulare.

AVERTISMENT: Xst: 790 - "D: / Xilinx / Proiecte / TPM / sampling.vhd" linia 90: Index valoare (e) nu se potriveşte cu gamă largă, de simulare nepotrivire.

AVERTISMENT: Xst: 790 - "D: / Xilinx / Proiecte / TPM / sampling.vhd" linia 90: Index valoare (e) nu se potriveşte cu gamă largă, de simulare nepotrivire.

AVERTISMENT: Xst: 790 - "D: / Xilinx / Proiecte / TPM / sampling.vhd" linia 101: Index valoare (e) nu se potriveşte cu gamă largă, de simulare nepotrivire.

INFO: Xst: 1432 - Cuprins de matrice <oldsample> poate fi accesat cu un indice negativ, determinând nepotrivire de simulare.

INFO: Xst: 1433 - Cuprins de matrice <oldsample> poate fi accesat cu un index care depăşeşte array dimensiune.
Acest lucru ar putea cauza nepotrivirii de simulare.

Entitate <sampling> analizate.
Unitatea de <sampling> generat.Analizând <transmitter> Entity în bibliotecă <work> (Arhitectura <txd_arch>).

Entitate <transmitter> analizate.
Unitatea de <transmitter> generat.================================================== =======================

* HDL sinteza *

================================================== =======================Efectuarea de port bidirecţional rezoluţie ...Unitatea de sintetizare <transmitter>.

Legate de fişierul sursă este "D: / Xilinx / Proiecte / TPM / transmitter.vhd".

AVERTISMENT: Xst: 2734 - Property "use_dsp48" nu este aplicabil pentru această tehnologie.

Found 1-bit registru pentru semnal <busyTxD>.

Found 1-bit registru pentru semnal <TxD>.

Found 8-bit registru pentru semnal <dataBuffer>.

Găsite 26-bit până acumulator pentru semnal <phaseAcc>.

Am găsit 4-bit registru pentru semnal <state>.

Am găsit 4-bit Adder pentru semnal <state$addsub0000> creat la linia 81.

Am găsit 4-bit comparator greatequal pentru semnal <state$cmp_ge0000> creat la linia 77.

Am găsit 4-bit comparator lessequal pentru semnal <state$cmp_le0000> creat la linia 77.

Am găsit 4-bit comparator pentru o mai mare semnal <TxD$cmp_gt0000> creat la linia 77.

Am găsit 4-bit comparator mai puţin de semnal <TxD$cmp_lt0000> creat la linia 77.

Sumar:

dedus 1 Acumulator (e).

deduce 14 D-tip flip-flop (e).

dedus 1 Adder / Subtractor (e).

dedus 4 comparator (e).

Unitatea de <transmitter> sintetizat.Unitatea de sintetizare <sampling>.

Legate de fişierul sursă este "D: / Xilinx / Proiecte / TPM / sampling.vhd".

AVERTISMENT: Xst: 647 - intrare <intrare <6:4>> este folosit niciodată.

AVERTISMENT: Xst: 2734 - Property "use_dsp48" nu este aplicabil pentru această tehnologie.

AVERTISMENT: Xst: 2734 - Property "use_dsp48" nu este aplicabil pentru această tehnologie.

AVERTISMENT: Xst: 2734 - Property "use_dsp48" nu este aplicabil pentru această tehnologie.

Found 1-bit registru pentru semnal <error>.

Am găsit 4-bit registru pentru semnal <rawdata>.

Am găsit 4-bit registru pentru semnal <sampleddata>.

Found 1-bit registru pentru semnal <ready>.

Am găsit 4-bit 5-la-1 multiplexer pentru semnal <$ varindex0000> create la linia 101.

Am găsit 2-bit Adder efectueze pentru semnal <count$addsub0000> creat la linia 81.

A fost găsit pe 32 de biţi 4-la-1 multiplexer pentru semnal <count$mux0001> creat la linia 90.

Am găsit 2-bit Adder pentru semnal <count_0$addsub0000> creat la linia 81.

Am găsit 2-bit Adder efectueze pentru semnal <count_0$addsub0002> creat la linia 81.

Am găsit 2-bit Adder pentru semnal <count_1$add0000> creat la linia 81.

Am găsit 2-bit Adder pentru semnal <count_1$addsub0000> creat la linia 81.

Found 1-bit Adder efectueze pentru semnal <count_1$addsub0002> creat la linia 81.

Am găsit 2-bit Adder efectueze pentru semnal <count_1$addsub0003> creat la linia 81.

Am găsit 4-bit comparator egal pentru semnal <count_1$cmp_eq0000> creat la linia 80.

Am găsit 2-bit Adder pentru semnal <count_2$add0001> creat la linia 81.

Found 1-bit Adder efectueze pentru semnal <count_2$addsub0002> creat la linia 81.

Am găsit 2-bit Adder efectueze pentru semnal <count_2$addsub0003> creat la linia 81.

Am găsit 4-bit comparator egal pentru semnal <count_2$cmp_eq0000> creat la linia 80.

Am găsit 4-bit comparator egal pentru semnal <count_2$cmp_eq0001> creat la linia 80.

Am găsit 2-bit Adder pentru semnal <count_3$addsub0001> creat la linia 81.

Found 1-bit Adder efectueze pentru semnal <count_3$addsub0002> creat la linia 81.

Am găsit 4-bit comparator egal pentru semnal <count_3$cmp_eq0000> creat la linia 80.

Am găsit 4-bit comparator egal pentru semnal <count_3$cmp_eq0001> creat la linia 80.

Am găsit 4-bit comparator egal pentru semnal <count_3$cmp_eq0002> creat la linia 80.

Găsite până pe 32 de biţi pentru semnal contra <counter>.

A fost găsit pe 32 de biţi, pentru o mai mare comparator semnal <index$cmp_gt0000> creat la linia 90.

Am găsit 3-bit comparator pentru o mai mare semnal <index$cmp_gt0001> creat la linia 90.

A fost găsit pe 32 de biţi, pentru o mai mare comparator semnal <index$cmp_gt0002> creat la linia 90.

Găsite 20-bit registru pentru semnal <oldsample>.

Sumar:

dedus 1 contra (e).

deduce 30 D-tip flip-flop (e).

deduce 12 Adder / Subtractor (e).

dedus 9 comparator (e).

deduce 36 Multiplexer (e).

Unitatea de <sampling> sintetizat.Unitatea de sintetizare <clkmaker>.

Legate de fişierul sursă este "D: / Xilinx / Proiecte / TPM / clkmaker.vhd".

Unitatea de <clkmaker> sintetizat.Unitatea de sintetizare <samplepack>.

Legate de fişierul sursă este "D: / Xilinx / Proiecte / TPM / samplepack.vhd".

AVERTISMENT: Xst: 646 - semnal <statuserror> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_5>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_6>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_7>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <samplecnt>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_0>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_1>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_2>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_3>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_4>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_5>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_6>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTSAM_7>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <SREADY>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_0>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_1>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_2>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_3>.

AVERTISMENT: Xst: 737 - Found 1-bit clanţă pentru semnal <OUTPUTRAW_4>.

Unitatea de <samplepack> sintetizat.Unitatea de sintetizare <top>.

Legate de fişierul sursă este "D: / Xilinx / Proiecte / TPM / top.vhd".

AVERTISMENT: Xst: 647 - <RxD> de intrare nu este niciodată folosit.

AVERTISMENT: Xst: 1780 - Semnal <idleRxD> nu este niciodată utilizate sau alocate.

AVERTISMENT: Xst: 1780 - Semnal <startTxD> nu este niciodată utilizate sau alocate.

AVERTISMENT: Xst: 646 - semnal <busyTxD> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 646 - semnal <SAMPLECLK> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 646 - semnal <CLKCLK> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 646 - semnal <RREADY> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 646 - semnal <SREADY> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 646 - semnal <BUFFERRAW> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 653 - semnal <ready> este folosit, dar niciodată atribuit.
Legate de valoarea 0.

AVERTISMENT: Xst: 646 - semnal <BUFFERSAM> este alocat, dar niciodată utilizate.

AVERTISMENT: Xst: 653 - semnal <data> este folosit, dar niciodată atribuit.
Legate de valoarea 00000000.

Unitatea de <top> sintetizat.================================================== =======================

HDL raport de sintezăMacro Statistica

# Adders / Subtractors: 13

1-bit Adder efectueze: 3

2-bit Adder: 5

2-bit Adder efectueze: 4

4-bit Adder: 1

# Contoare: 1

32-biţi până contra: 1

# Acumulatori: 1

26-bit până acumulator: 1

# Registre: 13

1-bit registru: 4

4-bit registru: 8

8-bit registru: 1

# Latches: 18

1-bit pricepe: 18

# Comparator: 13

3-bit comparator mai mare: 1

32-bit comparator mai mare: 2

4-bit comparator egal: 6

4-bit comparator greatequal: 1

4-bit comparator mai mare: 1

4-bit comparator mai puţin: 1

4-bit comparator lessequal: 1

# Multiplexers: 2

32-bit 4-la-1 multiplexer: 1

4-bit 5-a-1 multiplexer: 1================================================== ========================================================================= =======================

* Advanced HDL Synthesis *

================================================== =======================Se incarca dispozitiv pentru aplicarea Rf_Device de la dosar "3 s500e.nph" în mediu D: \ Xilinx.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_0> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_1> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_2> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_3> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_4> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_5> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_6> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_7> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <TxD_portmap>.

AVERTISMENT: Xst: 2677 - Nod <ready> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <rawdata_0> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <rawdata_1> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <rawdata_2> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <rawdata_3> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <error> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <sampleddata_0> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <sampleddata_1> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <sampleddata_2> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <sampleddata_3> de tip secvenţial este în legătură bloc <Inst_sampling>.

AVERTISMENT: Xst: 2677 - Nod <busyTxD> de tip secvenţial este în legătură bloc <TxD_portmap>.================================================== =======================

Advanced HDL raport de sintezăMacro Statistica

# Adders / Subtractors: 13

1-bit Adder efectueze: 3

2-bit Adder: 5

2-bit Adder efectueze: 4

4-bit Adder: 1

# Contoare: 1

32-biţi până contra: 1

# Acumulatori: 1

26-bit până acumulator: 1

# Registre: 44

Flip-Flops: 44

# Latches: 18

1-bit pricepe: 18

# Comparator: 13

3-bit comparator mai mare: 1

32-bit comparator mai mare: 2

4-bit comparator egal: 6

4-bit comparator greatequal: 1

4-bit comparator mai mare: 1

4-bit comparator mai puţin: 1

4-bit comparator lessequal: 1

# Multiplexers: 2

32-bit 4-la-1 multiplexer: 1

4-bit 5-a-1 multiplexer: 1================================================== ========================================================================= =======================

* Min * Nivelul de sinteza

================================================== =======================

INFO: Xst: 2261 - The FF / pricepe <dataBuffer_0> în Unitatea de <transmitter> este echivalentă cu următoarele 7 FFs / Latches, care vor fi eliminate: <dataBuffer_1> <dataBuffer_2> <dataBuffer_3> <dataBuffer_4> <dataBuffer_5> <dataBuffer_6 > <dataBuffer_7>

AVERTISMENT: Xst: 1710 - FF / pricepe <dataBuffer_0> (fără iniţializare valoare) are o valoare constantă de la 0 la bloc <transmitter>.

AVERTISMENT: Xst: 2677 - Nod <oldsample_4_0> de tip secvenţial este în legătură bloc <sampling>.

AVERTISMENT: Xst: 2677 - Nod <oldsample_4_1> de tip secvenţial este în legătură bloc <sampling>.

AVERTISMENT: Xst: 2677 - Nod <oldsample_4_2> de tip secvenţial este în legătură bloc <sampling>.

AVERTISMENT: Xst: 2677 - Nod <oldsample_4_3> de tip secvenţial este în legătură bloc <sampling>.

AVERTISMENT: Xst: 2170 - Unitatea de samplepack: următoarele semnal (e) forma o buclă combinatoriala: RREADY.

AVERTISMENT: Xst: 2016 - a gasit o buclă atunci când caută sursa de ceas pe portul "_n0000: _n0000"

Ultima avertizare vor fi emise doar o singură dată.Optimizarea unitate <top> ...Optimizarea unitate <transmitter> ...Optimizarea unitate <sampling> ...Optimizarea unitate <samplepack> ...

AVERTISMENT: Xst: 2677 - Nod <TxD_portmap/busyTxD> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/ready> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/rawdata_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/rawdata_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/rawdata_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/rawdata_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/error> secvenţiale de tip este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_3_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_3_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_3_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_3_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_2_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_2_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_2_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_2_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_1_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_1_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_1_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_1_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_0_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_0_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_0_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/oldsample_0_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/sampleddata_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/sampleddata_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/sampleddata_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/sampleddata_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_4> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_5> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_6> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_7> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_8> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_9> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_10> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_11> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_12> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_13> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_14> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_15> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_16> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_17> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_18> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_19> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_20> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_21> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_22> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_23> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_24> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_25> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_26> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_27> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_28> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_29> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_30> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/Inst_sampling/counter_31> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_5> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_6> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_7> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_4> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/samplecnt> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/SREADY> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTRAW_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_0> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_1> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_2> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_3> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_4> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_5> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_6> de tip secvenţial este în legătură bloc <top>.

AVERTISMENT: Xst: 2677 - Nod <Inst_samplepack/OUTPUTSAM_7> de tip secvenţial este în legătură bloc <top>.Mapare toate ecuaţiile ...

EROARE: Xst: 2035 - Port <CLK> a ilegale conexiune.
Portul este conectat la intrare-tampon şi următoarele porturi:

Port <c> de nod <TxD_portmap/phaseAcc_0> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_1> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_2> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_3> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_4> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_5> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_6> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_7> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_8> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_9> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_10> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_11> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_12> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_13> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_14> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_15> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_16> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_17> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_18> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_19> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_20> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_21> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_22> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_23> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_24> (FD), în unitatea de <top>

Port <c> de nod <TxD_portmap/phaseAcc_25> (FD), în unitatea de <top>

CPU: 11.52 / 11.67 s | scurs: 12,00 / 12,00 s->Total memorie este 163860 kilobytesNumărul de erori: 1 (0 filtrate)

Numărul de avertizări: 144 (0 filtrate)

Numărul de informatii: 5 (0 filtrate)Procesul de "sintetiza" a eşuat

 

[cherjier]

Nu ştiu VHDL foarte bine, dar pe baza de cod,
aveţi câteva modul cum clkmaker, samplepack, şi transmiţător.

pe care le-aţi conectat la intrare "CLK" la toate de acest modul.acest lucru ar trebui să fie bine, dar de la "CLK" este conectat la clkmaker, care este conectat la un IBUFG, care este ilegal pentru u pentru a conecta "CLK" la alte module sau FF.

Dacă doriţi ca alte modul difuzate la aceeaşi frecvenţă la "CLK", conectaţi "CLK0_OUT" de la clkmaker la alte module.

acest lucru ar trebui să rezolve
dvs. sintetiza eroare.

 

[Zhane]

Multumesc, Im posibilitatea de a sintetiza acesta.Dar
eu sunt încă obtinerea tuturor acestor avertismente.

Se pare că cea mai mare parte a avertisment venit de la această imagine a mea de codificare ..ceva despre indicele de oldsample şi conta
isnt destul de bine.I-am spart capul meu peste asta şi cant par a fi în stare să găsească în serios nimic în neregulă cu ea.

Orice idee ce pot face?

Citat:

-------------------------------------------------- ---------------------------------------------------------------------------------- --------------------------------

bibliotecă IEEE;

utilizare IEEE.STD_LOGIC_1164.ALL;

utilizare IEEE.STD_LOGIC_ARITH.ALL;

utilizare IEEE.STD_LOGIC_UNSIGNED.ALL;---- Decomentaţi următoarea declaraţie, dacă biblioteca instantiating

---- Orice Xilinx primitives în prezentul cod.

- biblioteca Unisim;

- utilizarea UNISIM.VComponents.all;entitate de eşantionare este

Port (CLK: în STD_LOGIC;

intrare: în STD_LOGIC_VECTOR (6 downto 0); - canale de intrare

sampleddata: Out STD_LOGIC_VECTOR (3 downto 0); - datele prelucrate (muşcătură)

rawdata: OUT STD_LOGIC_VECTOR (3 downto 0); - date brute (muşcătură)- Sampleddat0: Out STD_LOGIC_VECTOR (3 downto 0);

- Sampleddat1: Out STD_LOGIC_VECTOR (3 downto 0);

- Sampleddat2: Out STD_LOGIC_VECTOR (3 downto 0);

- Sampleddat3: Out STD_LOGIC_VECTOR (3 downto 0);

eroare: afară std_logic; - să indice, atunci când datele sunt eşantionate toate diferite

gata: OUT std_logic - indica datele eşantionate este gata

);

scop de prelevare de probe;Behavioral arhitectura de prelevare a probelor, estesubtip de date este std_logic_vector (3 downto 0);

samplearray este de tip array (4 downto 0) de date;

semnal oldsample: samplearray;semnal contra: integer: = 0;

Vec este de tip array (3 downto 0) a integer;începe

- Utilizarea constantelor de externe clk pentru a calcula rata de eşantionare.
de ex.
cât de multe probe reale pe ceas

- Pune contra în proces de a se pune.
dacă majoritatea dintre ele este A, atunci A este valoareaproces (CLK)variabilă index: integer: = 0;

variabilă Count: Vec: = (0,0,0,0);începe

- conta (0): = 0; count (1): = 0; conta (2): = 0; conta (3): = 0;dacă rising_edge (CLK), apoioldsample (contra) <= intrare (3 downto 0);

rawdata <= intrare (3 downto 0);contra <= contra 1;

dacă (contra = 4), apoi

- Magazin de materii prime, nu conta.
de apariţii

pentru n la 0 la 3 la bucla

m de la 0 la 3 la bucla

dacă (oldsample = oldsample (m)), apoi

conta : = count 1; - cel puţin 1 văr va

- Ownself = ownself

sfârşit dacă;

sfârşitul bucla;

sfârşitul bucla;----- check for repeated most frequently, return index ----
index :=0;
for i in 0 to 3 loop
if( count(i)>count(index) ) then
index := i;
sfârşit dacă;

sfârşitul bucla;

----- check if all different --------------------
if( count(0)=1 and count(1)=1 and count(2)=1 and count(3)=1) then
error<='1'; -- if all different error
sfârşit dacă;

------------------------------------------------sampleddata<=oldsample(index); -- output most frequent

ready<='1';
counter <= 0;
alt

ready<='0';
error<='0';
sfârşit dacă;-- sampleddat0<=oldsample(0);
-- sampleddat1<=oldsample(1);
-- sampleddat2<=oldsample(2);
-- sampleddat3<=oldsample(3);

sfârşit dacă;sfârşitul procesului;end Behavioral;

 

[Zhane]

[No message]