A
ayo213
Guest
Încerc să creeze un RS232 folosind Verilog pentru a transfera date între un consiliu de FPGA şi un calculator. Am un cod de bulevard, dar sa nu de lucru poate fi un bulevard plz o privire pentru mine ceea ce este în neregulă cu codul? sau cei care cineva un cod pentru asta? .. EMITATOR modul async_transmitter (clk, TxD_start, TxD_data, TxD, TxD_busy); de intrare CLK, TxD_start; de intrare [7:0] TxD_data; TxD de ieşire, TxD_busy; ClkFrequency parametru = 25000000; / / 25 MHz parametrul de transmisie = 115200; parametrul RegisterInputData = 1 ; / / în RegisterInputData modul de intrare nu trebuie să rămână valabilă în timp ce personajul a fost transmis / / parametrul generator de transmisie BaudGeneratorAccWidth = 16; reg [BaudGeneratorAccWidth: 0] BaudGeneratorAcc; `ifdef sârmă de depanare [BaudGeneratorAccWidth: 0] = BaudGeneratorInc 17'h10000; `altceva fire [BaudGeneratorAccWidth: 0] BaudGeneratorInc = ((Baud5)) / (ClkFrequency >> 4);` endif sârmă BaudTick = BaudGeneratorAcc [BaudGeneratorAccWidth]; TxD_busy sârmă, mereu @ (posedge clk), în cazul în care (TxD_busy) BaudGeneratorAcc