Programul de Verificare şi KO

[System.out]

Salut,

În timp ce i program şi pentru a verifica o serie de aprindere de succes, am program şi pentru a verifica S3-400 unsuccesfull, ISE mi-a spus că le-a 1981 diferenţe.
FPGA de asemenea, nu face ceea ce vreau, chiar faptul că memoria flash a fost programat bine.

Unele ajutor este apreciat.Mulţumesc.

 

[echo47]

Eşti cu descărcarea Xilinx IMPACT?Poţi să ne arate textul integral de ieşire de la IMPACT?Poate că acesta conţine indicii suplimentare.

Are întotdeauna spune "diferenţe 1981", sau a schimba numărul aleator?

Este de bord un nou design al tau, sau este un produs comercial?

Care metodă de download (JTAG, sclav de serie, etc) şi interfaţa de cablu sunt utilizaţi?

"FPGA nu fac ce vreau eu" - nu se face nimic?Este Adoptat de aderenţă a afirmat?

Ce înseamnă "KO" înseamnă în linia de subiect?

 

[System.out]

echo47 a scris:

Eşti cu descărcarea Xilinx IMPACT?
Poţi să ne arate textul integral de ieşire de la IMPACT?
Poate că acesta conţine indicii suplimentare.

 

[echo47]

be running fine, even if iMPACT is having trouble verifying it.

Adoptat de semnal indică faptul că FPGA a validat Bitstream CRC, deci ar
trebui să
fie difuzate FPGA bine, chiar dacă este IMPACT au probleme cu verificarea aceasta.

De verificare aleatorie erori sugerează că IMPACT este cumva probleme cu citirea FPGA.Dvs. paralel Cablu III ar putea avea legătură marginal semnal de calitate.Verificaţi pentru sunet, semnal de reflecţie, teren saritura,
chestii din astea.Am vazut tot felul de probleme cauzate de desfundat "zbor de fire", care Xilinx prevăzut cu cablu.Ilustraţii:
http://toolbox.xilinx.com/docsan/xilinx4/data/docs/pac/cables7.html

Care 68 ohm rezistenţe?În cazul în care acestea sunt legate de cablu paralel III, apoi că
este o dovadă de un puternic semnal de calitate problemă.

Sunteţi folosind Master Serial mod, sau modul de JTAG?I se vedea unele referiri la ambele.

Am avut probleme cu modul de JTAG pe diverse Xilinx FPGAs inclusiv spartan-3.Pentru fiabile FPGA JTAG programare, mi-am puterea de
a ciclului de FPGA bord, sau strobe PROG_B, înainte de a descărca JTAG.Dacă nu faci asta, de a descărca apare la locul de muncă bine, dar mi FPGA logică mai purta urât.De lipsă de bună creştere, depinde de precedent FPGA de configurare, deci cred că nu JTAG pe deplin clar de FPGA.Nu pot repeta constant problema pe mai multe panouri FPGA, inclusiv spartan-3 Starter Kit.

Am mai văzut un defect Xilinx FPGA.Am vazut o multime de distrus FPGAs, dar acestea au fost din vina noastră!

Asiguraţi-vă că PC-ul bord a rigid bune surse de alimentare şi solidă putere / sol avioanele.Wobbly putere poate provoca eratic FPGA necazurile.

KO -
la fel ca la box!

 

[System.out]

Mulţumesc pentru ajutor echo47 ...

Sunt folosind digilent paralele Cablu III http://www.digilentinc.com/Products/Catalog.cfm?Nav1=Products&Nav2=Cables&Cat=Cable

Şi nu
sunt sigur dacă
am usign JTAG modul sau Master Serial Mode.A se vedea mai jos, schematic.
Ne pare rău, dar ai nevoie de autentificare pentru a vizualiza acest ataşament

 

[echo47]

Bună ziua,
din nou,

Nu pot vedea "Parallel Cable III" de pe pagina
de web
al Digilent.Ce cablu ai?

În cazul în care nu vă conectaţi cablul în schematică?Dacă-l în caseta de prize etichetate "3.3V JTAG PROM", apoi IMPACT foloseşte JTAG (aka Boundary Scan) Mod de a programa flash sau FPGA, şi flash utilizează Master Serial modul de a programa FPGA.

Nu pot vedea nici un motiv sau Vcc PINS pe (?) Cablu conector în schematică.

 

[System.out]

echo47 a scris:Nu pot vedea "Parallel Cable III" de pe pagina de web al Digilent.
Ce cablu ai?

 

[echo47]

Ai găsit-o combinaţie care funcţionează bine?Grandios!

Se pare că încă mai aveţi marginal JTAG semnal de calitate (cum ar fi sunet sau teren saritura) undeva in conexiune prin cablu.Dacă schimbarea prin cablu, sau un rezistor, sau de o tensiune, determină o schimbare dramatică în simptome, atunci asta
e un mare indiciu.

Nu am folosit niciodată un JTAG3 prin cablu sau un cablu paralel III, asa ca nu stiu lor quirks.Eu folosesc un cablu paralel Xilinx IV.Iată o foaie de date.Observaţi de "înaltă performanţă panglică de cablu".Xilinx trecut la acest cablu pentru a reduce client dureri de cap atunci când discuta cu mai noi mai repede FPGAs.
http://www.xilinx.com/bvdocs/publications/ds097.pdf

3.3V pe JTAG semnale este prea mult pentru FPGA pentru că VCCAUX este doar 2.5V.Cu toate acestea, cele RSER rezistenţe sunt destinate, probabil, pentru a limita curent la un nivel sigur, aşa că poate că sunt ok.

Parerea JTAG lanţ include flash şi FPGA, astfel încât puteţi utiliza JTAG de la IMPACT să scrieţi flash si / sau a configura FPGA.Dacă puterea de-up de bord fără JTAG sens, flash configurează automat FPGA utilizând Master Serial mode.

 

[System.out]

Mulţumesc.

Am în sfârşit un alt ensembled bord (doar FPGA fără flash) şi de succes, atunci când programare.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Foarte fericit" border="0" />