problemă legată de memorie!

V

vijay_1285

Guest
huys hi,
Sunt confruntă cu o problemă legată de memorie limitare, pentru că eu sunt folosind numai elementele logică pentru registers.THere 's sunt, de asemenea unor blocuri de memorie în mod explicit FPGA mea (Ciclonul II-2C20 FPGA). Cum pot sa adaug-le de asemenea pentru a proiecta mea, astfel încât i a putea creşte spaţiul de memorie disponibil? (fără modifyin cod existente, există vreun fel?)
Im 'folosire qu (AT) rtus II .. software-ul este o orice setare în aceasta, pentru a permite acest lucru??

pls ajuta ... aceasta este real de urgenţă, cant coz i proceda la codare, din moment ce toate Les mele sunt ocupate now.but utilizate de biţi de memorie este de 0%.

 
Ei bine, cred că va trebui să modificaţi acest cod oarecum.Plateste documentaţia sintetizator.

I folos Xilinx, precum şi în scopul de a utiliza Bloc RAM furnizate pe FPGA ... aceasta este obligată să cod într-un anumit fel, care este recunoscut de către motorul de sinteză.Pentru că, de obicei, am copy / paste codul din Docs.

 
ya, am încercat nişte sinteză attributs cum ar fi, ramstyle ...
dar după o analiză şi sinteză, încă de biţi memorie usage .. este de 0%
Există unele de codificare alte necesare??

 
Nu-vă că vă poate face acest lucru, fără a modifica codul.Încercaţi să utilizaţi dispozitivul mai mari s-ar putea ajuta la

 
I se poate modifica codul, dar nu şi dimensiuni individuale regsiter ..
Vreau să folosesc blocuri de memorie în FPGA, la fel cum am fost cu ajutorul registrelor in LES.
Cum pot să includă aceste blocuri de memorie prea în proiectarea meu??

 
aveţi posibilitatea să utilizaţi wizzard pentru a genera aceste blocuri şi instakk-le în dumneavoastră de proiectare.Qurtus control manual

 
ya, am făcut cum u-a spus ..
i folosit megawizrd manager de plug-in pentru a crea un fişier ram.v ...
apoi m-am integrat aceasta într-o entitate toplevel pentru testarea cu input-uri togglebutton şi O LED / ps..but sa de a nu workin .. dar acum Takin sale cele de biţi de memorie ... pls a verifica acest cod .. aceasta este entitatea toplevel ..ram_lpm modul (CLK, LEDR, SW, cheie);

output [9:0] LEDR;
input [9:0] SW;
input [3:0]-cheie;
wire [13:0] inp_sig;
CLK de intrare;
button_inp Wire;
wren_sig reg;
wire [13:0] q_sig;
reg [13:0] data_sig;
reg [5:0] addr_lup;ram1 luptable (. Adresa (addr_lup),. ceas (CLK),. de date (data_sig),. Wren (wren_sig),. Q (q_sig));atribui inp_sig [9:0] = SW [9:0]; / / intrări buton de comandă
atribui LEDR [9:0] = q_sig [9:0]; / / O / P conectat la LED-uri
atribui button_inp = CHEIE [3]; / / buton de comandă pentru a declanşa, scris în memorieîntotdeauna @ (button_inp posedge)începewren_sig = 1'b1;addr_lup = addr_lup 6' b000001;data_sig = inp_sig;wren_sig = 1'b0;final

endmodulebaieti, este o orice probleme cu acest cod??

 

Welcome to EDABoard.com

Sponsor

Back
Top