B
Binome
Guest
Salut,
Aş dori să obţină un fişier Saif pentru un circuit de VHDL.I'm using Xilinx ISE 11.3 să pună în aplicare desenele mele pe FPGA şi Modelsim 6.5 pentru a simula ei.
Poate cineva explica cum să-l incepand de la o sursă VHDL?
Mulţumesc.
Aş dori să obţină un fişier Saif pentru un circuit de VHDL.I'm using Xilinx ISE 11.3 să pună în aplicare desenele mele pe FPGA şi Modelsim 6.5 pentru a simula ei.
Poate cineva explica cum să-l incepand de la o sursă VHDL?
Mulţumesc.