modul de a genera momentului potrivit pentru circuit de SC?

L

leohart

Guest
cum de a genera calendarul pentru SC circuitul în cazul în care au doar un CLK de intrare pentru că

Voi folosi lib digitale STC de a sintetiza logica?

 
puteţi găsi răspuns în aproape fiecare manual.în mod normal, aveţi nevoie pentru a genera logica nonoverlapping în primul rând, prin întârzierea ceasul original şi apoi să-l daţi prin poarta NAND cu semnalul original.sau una mai complicate.

apoi atunci tu poate estima de încărcare a logicii de control, precum şi la scară tampon de ieşire.

 
hi, nus_lin puteţi elabora mai mult?
cum să întârzie ceasul original? şi de ce, prin poarta NAND?

Am citit Razavi, gri, etcdar ei havent a menţionat acest tehnici pentru generarea de calendarul ... ar fi să-mi daţi o listă de referinţă carte?MULŢUMIRI

 
CLK şi CLKB de a conduce un trgger RS, apoi de declanşare RS va da o suprapunere ceas.Inverse se suprapun ceas puteţi obţine non-se suprapun.Puteţi adăuga tampoane de la bucla RS declanşa de a controla non-suprapunere de timp.

 
proiecta un contor,
producţia sa se conecteze la intrare decodorul
Acum, puteţi obţine timming diferite

 
aici este un exemplu de simplu, non-generator de care se suprapun ceas.CK este ceasul de intrare, SRS şi CKB sunt non două ieşiri se suprapun.Adăugat după 1 minute:aici este un exemplu de simplu, non-generator de care se suprapun ceas.CK este ceasul de intrare, SRS şi CKB sunt non două ieşiri se suprapun.<img src="http://images.elektroda.net/56_1218228584.jpg" border="0" alt="how to generate timing for SC circuit?" title="cum de a genera momentului potrivit pentru circuit de SC?"/>
 
JoannesPaulus a scris:

aici este un exemplu de simplu, non-generator de care se suprapun ceas.
CK este ceasul de intrare, SRS şi CKB sunt non două ieşiri se suprapun.
Adăugat după 1 minute:
aici este un exemplu de simplu, non-generator de care se suprapun ceas.
CK este ceasul de intrare, SRS şi CKB sunt non două ieşiri se suprapun.<img src="http://images.elektroda.net/56_1218228584.jpg" border="0" alt="how to generate timing for SC circuit?" title="cum de a genera momentului potrivit pentru circuit de SC?"/>
 
Bunã guys, vorbeşti despre generarea de CLK simple două faze nonoverlaped, fac cele mai multe dintre SC ckts necesită doar calendarul astfel de simplu?

Ceea ce am insemnat pentru producerea de sincronizare este ca în această diagramă de sincronizare

<img src="http://images.elektroda.net/1_1218270170_thumb.gif" border="0" alt="how to generate timing for SC circuit?" title="cum de a genera momentului potrivit pentru circuit de SC?"/>
 
Cred că pentru cele mai multe circuite de aplicare SC utiliza aceste simple 2 faza de gen CK este OK.Care este aplicaţia dvs.???

Am terminat doar un singur circuit de ceas pentru a genera 4 non-faza de suprapunere pentru SC.Cu toate acestea nu am nici o idee prea bună şi chiar folos 2X rata de ceas şi tranditional 2 non-suprapunere fază Clock Generator să-şi îndeplinească de locuri de muncă.

 
Aceasta este o diagrama momentului potrivit pentru citire senzor de imagine CMOS coloana, foloseşte un circuite simplu prea sc (deşi nu există nici o opamp în ea)

poate tu post-o diagramă de sincronizare pentru non 4 ceas suprapus?

 
leohart a scris:

Aceasta este o diagrama momentului potrivit pentru citire senzor de imagine CMOS coloana, foloseşte un circuite simplu prea sc (deşi nu există nici o opamp în ea)poate tu post-o diagramă de sincronizare pentru non 4 ceas suprapus?
 
puteţi genera aproape orice sistem de pontaj odată ce aţi înţeles principiul de bază al schematică-am dat!

 
JoannesPaulus a scris:

puteţi genera aproape orice sistem de pontaj odată ce aţi înţeles principiul de bază al schematică-am dat!
 
Schematic care post JoannesPaulus este greşit,Adăugat după 5 minute:Chiar şi numărul de porţii NU urmaţi NAND, numărul nu impar, şi buclă nu funcţionează.Adăugat după 2 minute:pentru a ricklin:

ceea ce este referinţa dumneavoastră pentru 4 etapa de proiectare nonoverlapping ceas?

 
kennyg a scris:pentru a ricklin:ceea ce este referinţa dumneavoastră pentru 4 etapa de proiectare nonoverlapping ceas?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top