Mixed ICs semnal

D

diemilio

Guest
Hi everyone,

A putea anyone spune-mi care este abordarea uzuală pentru Mixed semnal de design IC???Este partea analogic proiectat în mod independent de la secţiunea digitale următoarele fluxul sale obişnuite de proiectare, şi invers?Dacă este aşa, atunci când este plin de verificare sau de simulare a făcut?Sunt circuite analogice si digitale în mod independent simulat înainte de a face o analiză completă?Cum este analog / interfata digitala verificate?

Are cineva are nicio carte sau de documente care prezintă un fel de flux de amestec de semnal de design?

Thanks for your help,

diemilio

 
nanosim poate simula analog / circuite digitale împreună, dar mai intai trebuie sa fi sigur că atât analogice si digitale de circuit este ok de simlation sepearate, cred.

 
Ştiu că nanosim primeşte ca factori de producţie: fişiere condimente şi fişiere Verilog, dar cum sunt analogice si digitale ale pieselor de proiectare aferente???Este partea digitale, concepute să utilizaţi coduri HDL-şi apoi executaţi de sinteză logică, locul Auto & traseu, etc ..???<img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_question.gif" alt="Intrebarea" border="0" />
 
Analog şi piese de digitale nu pot fi proiectate în mod independent.O interfaţă trebuie să fie decis şi apoi ambele părţi trebuie să fie proiectate.De obicei, nevoia de interfaţă pentru a fi schimbat pe baza dificultăţi în punerea în aplicare de fiecare parte digital sau analog.Fiecare parte este proiectat, prevăzute şi verificate separat.

Interfaţa final, desigur, se întâmplă numai la nivel de netlist.

Există diferite simulatoare AMS (Analog Mixed Signal), care poate simula aceste netlists şi să verifice interfaţa ...O metodă cruder este prin analiza efectivă a interfeţei de urmărire prin intermediul netlist ...

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Foarte fericit" border="0" />
 
Buna ziua!
SpectreVerilog poate simula în amestec semnal IC.
Blocuri pot fi prezintă structura, circuit de tranzistori, Verilog, Verilog-o descriere.

 
Vă mulţumim pentru răspunsurile dumneavoastră.Cred ca am nevoie la spre a lua mâinile mele pe această temă pentru a obţine o mai bună înţelegere.

Poate cineva sa-mi recomande nici una dintre cărţile sau referinţe cu privire la această chestiune???

Mulţumesc,

diemilio

 

Welcome to EDABoard.com

Sponsor

Back
Top