mică problemă cu o creştere într-un oscilator inel

M

morecode1234567890

Guest
Sunt simularea unei oscilator inel în condiţii de Typ, cînd i schimba bibliotecii care fac condiţii Typ, cel mai rău caz, câştigul fiecărei etape Y mai mică de 1, aşa că am pierde semnalul meu.În cazul în care designul este modificat pentru a lucra în acest condiţii, câştigul în circuit este foarte mare, astfel încât semnalul nu este păcat ca am nevoie de ea.Ai vreo idee.

Ne pare rău pentru limba engleză meu.
Thx în avans.

 
Ai nevoie de oscilatorul de a lucra în condiţii cel mai rău caz, şi deci va trebui să faci ceva în legătură cu condiţiile de ordinare.Aveţi trei opţiuni.

1.Se filtrează val pătrat înainte de al utiliza.

2.Au circuitul acesta drive-urile nu trebuie să fie împiedicate de un val pătrat.Tot felul de mixere funcţionează bine cu pătrat iesiri oscilator val.

3.Au un fel de circuit câştig variabilă că măsurile de ieşire şi reduce câştigul din una sau mai multe etape.

 
Ştiu că trebuie să introducă ceva care câştigul de control al circuitelor, dar, acest lucru face ca sistemul de a lua mai mare, mult mai mare de 4 perechi diferenţial (1 invertor 3 invertor non).Filtrul este o idee de frumos, dar, când am de lucru, în cel mai rău caz, frecuency a inelului merge în jos, asa ca, nu stiu ...
thx
pa.

 
Controlul câştig aşa cum sa spus, dacă tu într-adevãr nevoie de ieşire păcat.Aţi spus că aveţi un stadiu diff, atunci puteţi ajusta obţine prin selectarea curent propriu-zis.În cazul în care nu trebuie să fie foarte dificilă şi consumatoare de zona.
BTW, dacă aveţi nevoie de o ieşire păcat de ce ai ales să utilizeze oscilator inel?

 
Mi-am petrecut o dată destul de ceva timp în proiectarea unei ringsocillator utilizate într-un Reglaj în CMOS um 0.35.Trebuie să * intotdeauna * a se vedea în acest câştigul inelul este mai mare decât unul.În caz contrar, designul dvs. va fi un dezastru, deoarece acesta nu va oscila.Prin urmare, trebuie să simuleze pentru cele mai grave în ceea ce priveşte condiţiile de câştig (care a fost colţ procesul a fost, temperatura max pentru mine).

De asemenea, frecvenţa oscilatorului va fi foarte mult depinde de procesul de colţ, temperatura şi toleranţele componente.Ideea ringoscillator de proiectare este unul frumos, dar pe care o produce prea mult zgomot.Prin urmare, trebuie să vă pentru a vedea că impedanţa de ieşire a fiecărei etape este scăzut, care aduce cu privire la condensatori mari, care consumă spaţiu de pe cip.

Pentru a utiliza un filtru este, de asemenea, o idee de a face semnalului de ieşire mai sinusală-ca, cu toate acestea, frecvenţa breakpoint a filtrului lowpass trebuie să fie aproximativ la fel ca frecventa semnalului de ieşire nominală a lui, ceea ce duce la faptul că semnalul de ieşire de amplitudine după lowpass filtru va depinde foarte mult de frecventa oscilatorului lui.

Am reuşit să le rezolve principalele probleme cu ajutorul feedback-ului / buclele feedforward din lanţul de semnal între diferitele stadii (a redus denaturarea), de compensare şi de amplitudine, care a fost controlată de frecvenţă de control de semnal.Dar a fost foarte dificil pentru a optimiza circuitul întreg în ceea ce priveşte procesul de colturi, temperatura, variaţiile de tensiune de alimentare, toleranţă componente (în special rezistenţe).Am folosit Cadence IC 4.4.3 pentru simulări şi sigur că ar fi dorit ca am avut prea Neolinear Neocircuit (Neocircuit este un program de optimizare automată, dacă cineva are, vă rugăm să drop-mi un PM

<img src="http://www.edaboard.com/images/smiles/icon_razz.gif" alt="Razz" border="0" />

).

Vă doresc mult noroc.

/ Pimmorecode1234567890 a scris:

Sunt simularea unei oscilator inel în condiţii de Typ, cînd i schimba bibliotecii care fac condiţii Typ, cel mai rău caz, câştigul fiecărei etape Y mai mică de 1, aşa că am pierde semnalul meu.
În cazul în care designul este modificat pentru a lucra în acest condiţii, câştigul în circuit este foarte mare, astfel încât semnalul nu este păcat ca am nevoie de ea.
Ai vreo idee.Ne pare rău pentru limba engleză meu.

Thx în avans.
 
Eşti de rulare W dvs. / L prea aproape de marginea de saturaţie în scopul de a face moale SINEWAVE?Apoi MOSFETs dvs. ar scădea, probabil, din oscilaţie cu modele de lent (din sticlă groasă, dopajul scăzută) şi începe să devină pătraţi, cu modele de repede (oxid de subţire, dopajul mare) ..

Este greu pentru a obţine o undă sinusoidală dintr-un invertor excepţia cazului în care sunteţi împingându-l în triodă - chiar si atunci esti dreapta pe marginea prea moale sau prea tare ..

Amintiţi-vă, invertoare sunt vioi prin natura lor, astfel încât acestea sunt de fapt nici bune pentru sinusoidală.Cea mai mare problemă va fi operatorii de transport fierbinte.Rularea unui invertor de la punctul de mijloc chiuvete o mulţime de curent - aceşti transportatori accelerarea sub poarta si obligatiuni pauză ", gravură", suprafaţa sub poarta, şi de a face MOSFETs lent ..Poti folosi un triunghi?Încărcare / descărcare un capac de 10pF poate fi un oscilator foarte rapid, atunci este uşor să filtru într-o sinusoidală, cu OTA-stil dif amperi într-o configuraţie RC.Google Search pentru "undă sinusoidală lm13600".şi "OTA" pentru a obţine toate blocurile de care aveţi nevoie.

Cel mai frumos lucru despre acest lucru este faptul că toate tranzistori oscilator sunt clic dreapta în saturaţie, astfel încât procesul poate ajunge foarte, foarte rău înainte de a se afle prea departe de a fi perfect.

Aveti nevoie de un sine?What's cererea dumneavoastră?

 
ok.thx tuturor pentru răspunsurile dumneavoastră.
Există ebook O carte care conţine informaţii despre oscilators?

thx din nou

 
din experienta mea, simulare OSC

1.faza de simulare & câştig
2.asiguraţi-vă că modelul dumneavoastră de condiment este OK ..

un an urmă cu câteva, I folos tsmc 0.5u model de condiment, dar câştigul invertit
este foarte ciudat ..În cele din urmă cred că problema este de condiment problemă model de
pentru că putem găsi W / L selectaţi în modelul de condiment

cum ar fi W / N.1 L = 10 / 1 selectaţi
W / L = 20 / 1 N.2 selectaţi

dar în simularea Spice, modelul Spice au pct. regiune condiment provoca
Nu a continua, şi simularea cauza au ciudat "Gain"

, dar numai unele caz ..asa ca am omite această simulare de eroare ..
Apropo, de proiectare OSC ar trebui să fie observaţi Xtal / Model resnaort ..
sau adăuga unele rezistor de amortizare a elimina OSC .. de zgomot

De asemenea, sper eu pot încerca .. neoCircuitdar .. acest instrument prea scumpe
şi nu Linux sau Windows, versiunea demo ..

 
faptul că W / selecţie L ar trebui să fie nici o problema - este folosit adesea de către turnătorii pentru a arăta diferenţele care nu sunt modelate în bsim3 sau la nivel de condiment xx ..de fapt, dacă aveţi de modele care selectaţi pe baza W / L, probabil, în care sunt făcute foarte bine.

Mi-am făcut mai multe oscilatoare, care nu fin SIM şi locul de muncă cam la fel din siliciu - sigur ce problemele voi vedeţi sunt datorate ..

 
Salut
Am o simulare Exclude spaţiul: (câştig OSC etapă)
câştig normal de caz = 10 (nu dB)
dar unele câştig caz = 1000 ---> eu nu cred ..

Acest lucru este 5 ani în urmă caz ....Poate că provoca prin hspice nu, model de TSMC
dar nu sunt sigur.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top