W
wangjill
Guest
Modificări de produse pentru a 5.5bFLI funcţie de mti_GetSignalType () a fost schimbat, astfel încât pentru o
pentru a manipula un port semnal că s-au prăbuşit revine la ID-ul de tip
formale de port, şi nu de ID-ul de tip real semnal de la care se
s-au prăbuşit.
(Acest lucru ţine de tipul de identitate în concordanţă cu numele
pe care le primesc de la acelaşi semnal de mâner.)
FLI funcţie de mti_SetSignalValue () nu mai granule atomică
array semnale.
Aceasta stabileşte întreaga gamă valoarea direct pe partea de sus
nivel atomic array semnalul în loc de iterating prin subelements.
(Reţineţi că, pentru a nu-atomică arrays este încă iterates prin
subelements.)
O optimizare a fost făcut în mai multe funcţii în FLI şofer
Pentru a permite conducere atomice arrays (care este mai rapid decât
normale de metoda de conducere arrays la nivel subelement).
Array sunt atomică, dacă subelements lor sunt o enumerare de tip, în cazul în care acestea
nu au mai mult de un conducător auto, în cazul în care acestea sunt conduse zero numai în întârziere,
în cazul în care nu sunt conectate la porturile sau INOUT, şi, dacă nu au
orice rezoluţie sau asociate compozit tip de conversie funcţii.
Următoarele funcţii s-au schimbat după cum a declarat:mti_CreateDriver () creează acum atomică drivere pe atomică array semnale.
Acesta va cristaliza o atomică array semnal numai dacă mai mult de un conducător auto
Este creat pe el.mti_FindDriver () nu mai granule atomică array semnale.mti_GetDriverSubelements () va cristaliza acum un semnal de atomică array
Pentru a afla driverul subelements.mti_ScheduleDriver () va conduce acum atomică array semnale cu zero întârziere.
Programare cu un non-zero va determina o întârziere atomică matrice de semnal pentru a fi
granulat.Reţineţi că mti_GetDriverNames () şi mti_GetDriverValues ()
nu va returna nici o informaţie pentru atomică array semnale.
De asemenea, reţineţi că mti_GetSignalSubelements () forţele de o granulaţie
atomică array semnal.
The VHDL şi Verilog compilatoare au fost modificate pentru a nu afişa complet de utilizare
informaţii în momentul în care o eroare de utilizare.
Un mesaj plin de utilizare se afişează
numai în cazul în care într-ajutorare a comuta este utilizat.Un splash ecran acum apare pe versiunile OEM ModelSim identificarea
este atât de diferite de la regulat ModelSim PE produs.
(OEM numai)Facilităţi noi Adăugat să 5.5bO caracteristică a fost adăugat pentru a permite Solaris memorie partajată.
Funcţia poate creşte
simulări de mare performanţă.
A se vedea mai jos pentru mai multe detalii.Două programe pentru a facilita Solaris memorie partajată facilitate au
fost adăugat pentru "sunos5" şi "sunos5v9" platforme.
Pentru executabile sunt
situat sub "sunos5" şi "sunos5v9" directoare în modeltech copac
şi sunt denumite vshminit şi vshminf.Pentru a afla cum să utilizaţi această facilitate, invoca vsim şi faceţi clic pe meniul Ajutor
Ajutor> Technotes> Solaris_Shared_Memory
Cursorul în timp buton în fereastra Wave a fost îmbunătăţit.Cursorul în timp butonul este perioada de timp valoarea afişată în coloana de valori şi de
cursorul rând de valul de ferestre.Un clic dreapta al mouse-ului (RMB) pe acest buton se va activa la o intrare domeniul
în cazul în care aveţi posibilitatea să introduceţi o nouă valoare.
Apoi, cursorul (şi a vizualiza)
se va muta la noul timp.
Există o nouă funcţie FLI, mti_CreateTimeType (), care este utilizat pentru a obţine
un maner la un tip de Descriptorul pentru un timp VHDL tip.
O aplicaţie utilă
este pentru listarea de ora curentă.
De exemplu,curr_time_str = mti_Image (mti_NowIndirect (& curr_time),
mti_CreateTimeType ());
mti_PrintFormatted ( "Ora delta% s% d: Semnal% s /% s este% dn",
curr_time_str, mti_Delta (),
region_name, mti_GetSignalName (sigid), sigval);
Stabilirea de noi preferinţă variabilă PrefMain (stallKernel) la 1 va determina
simulare de kernel pentru a întrerupe în timp ce Wave Window actualizări apară.
În cazul în care simulatorul
nu este în execuţie sau variabila este setată la 0, nu va exista nici un efect.
Valoarea implicită este 0.
RunStatus de comandă are o nouă opţiune numit-completă care
va reveni statului şi motivul (status).
VSIM 5> when clk {stop}
VSIM 6> run
# Simulation stop requested
VSIM 7> runStatus
# break
VSIM 8> runStatus -full
# break user_stop
Posibil motiv de valori sunt:bkpt
bkpt_builtin
final
fatal_error
iteration_limit
silent_halt
pas
step_builtin
step_wait_suspend
user_break
user_halt
user_stop
necunoscut
Motivul pentru care valoarea numai după sensul de a executa sau pas comandă
întoarce.
Apelarea runStatus în timp ce el se află încă în rularea
de stat (de exemplu, atunci când în interiorul unui corp) va reveni precedent motiv valoare.În acest moment, în care utilizatorul este avertizat că este posibil să obţineţi rezultate pe care nu o
aştepta.
Cu un fel de break-cheie de lucrări, este posibil pentru a obţine un motiv
codul de spate, care poate fi fie user_break sau user_stop.
Aceasta se datorează faptului că
de pauză poate apărea la diferite puncte din simulare ciclu.
În cazul în care
simulator este un proces de evaluare, în momentul de la pauza, un user_break
vor fi returnate, cu toate acestea, în cazul în care simulatorul a finalizat procesele şi
este actualizarea semnal de valori, atunci user_stop vor fi returnate.
Subtile
a se vedea modul în care acest lucru în sistemul actual este cu Sursa de ferestre.
În
primul caz Sursa Window indică un fişier linie cu numărul de
săgeata albastră, în timp ce în al doilea caz, nici o sursă de linie este afişată.
Un nou set de compilator comutatoare au fost adăugate pentru a permite continuarea
poarta la nivel de optimizare pentru a apărea în Verilog celule biblioteci.În versiunile iniţiale de 5,5, aceste optimizari au fost extrem de conservatoare
în ceea ce priveşte dacă sunt sau nu de optimizare a fost permis.
Cu 5.5b,
mai multe switch-uri au fost adăugate pentru a dezactiva unele din aceste controale.
Comutatoarele sunt specificate la vlog compilator pe linie de comandă.
Ei doar au efect, atunci când compilarea poarta la nivel de celulă biblioteci, utilizând
de-a comuta rapid.
Puteţi, de asemenea, specifica-debugCellOpt
comutator pentru a verifica dacă sunt optimizare care apar.nocheckCLUP
Acest parametru permite conectivitate buclele în celule pentru a fi optimizate.
nocheckOPRD
Acest parametru permite un port de ieşire pentru a fi citite intern de celule.
Notă, în cazul în care valoarea
citeste este singura valoare a contribuit la producţia de celule şi dacă există
un driver de pe net in afara de celule, valoarea citit nu va reflecta
valoare de rezolvat.
nocheckDNET
Acest parametru permite atât de port şi a întârziat port (creat pentru negativ setup / hold)
pentru a fi utilizate în secţiunea funcţionale ale celulelor.
nocheckSUDP
Acest parametru permite o secvenţiale UDP de a conduce un alt secvenţiale UDP.
Dacă specificaţi nocheckALL, a tuturor acestor indicatori va fi activat.
Reţineţi, de asemenea, de
funcţionalitate de celule ar trebui să fie verificată după utilizând una din aceste
switch-uri.
De vlog-repede trece acum se ocupă de celule cu $ setuphold
şi $ recrem timingchecks care utilizează tstamp_cond sau
tcheck_cond argumente.Adăugat o elaborare de avertizare, atunci când generice / parametrii specificaţi la comanda
linie cu-G-G sau nu sunt prezente în desen.VHDL îmbunătăţiri de performanţă au fost adăugate la Std_Developerskit std_mempak
pachet.
De Mem_Load şi Mem_Dump proceduri sunt în prezent, în mod implicit cu supraîncărcare
accelerată versiuni ale acestor proceduri.
Un recompilaţi de orice VHDL folosind codul
aceste proceduri va duce la utilizare a built-in proceduri accelerate.
Compilarea cu-noaccel std_mempak vcom opţiune va duce la
utilizarea de original VHDL codul din pachet.Capacitatea de a fost adăugată la ModelSim PE şi produse OEM (ModelSim SE deja
această facilitate a) pentru a ţiglă şi ferestre în cascadă de la linia de comandă.
Acesta
funcţionalitate a fost posibilă numai de la GUI anterior.Verilog 2001 suport pentru interconectare întârzieri.
Această facilitate este activată cu-v2k_intr_delay trece.
Întrerupătorul
cauze de întârziere să fie vizibil de la portul de încărcare (anterior, utilizatorul va avea la
conecta un tampon din interiorul sarcină pentru a vedea modul de întârziere).
Dacă aveţi
$sdf_annotate() vă invită, în design, care nu sunt obtinerea executat
atunci ar trebui să adăugaţi Verilog sarcină $sdf_done() după ultima dvs.
$sdf_annotate() pentru a elimina orice zero-întârziere MIPDs că se poate să fi fost
creat.
[Acest mesaj a fost editat de: ssyang pe 2001-06-02 22:00]
pentru a manipula un port semnal că s-au prăbuşit revine la ID-ul de tip
formale de port, şi nu de ID-ul de tip real semnal de la care se
s-au prăbuşit.
(Acest lucru ţine de tipul de identitate în concordanţă cu numele
pe care le primesc de la acelaşi semnal de mâner.)
FLI funcţie de mti_SetSignalValue () nu mai granule atomică
array semnale.
Aceasta stabileşte întreaga gamă valoarea direct pe partea de sus
nivel atomic array semnalul în loc de iterating prin subelements.
(Reţineţi că, pentru a nu-atomică arrays este încă iterates prin
subelements.)
O optimizare a fost făcut în mai multe funcţii în FLI şofer
Pentru a permite conducere atomice arrays (care este mai rapid decât
normale de metoda de conducere arrays la nivel subelement).
Array sunt atomică, dacă subelements lor sunt o enumerare de tip, în cazul în care acestea
nu au mai mult de un conducător auto, în cazul în care acestea sunt conduse zero numai în întârziere,
în cazul în care nu sunt conectate la porturile sau INOUT, şi, dacă nu au
orice rezoluţie sau asociate compozit tip de conversie funcţii.
Următoarele funcţii s-au schimbat după cum a declarat:mti_CreateDriver () creează acum atomică drivere pe atomică array semnale.
Acesta va cristaliza o atomică array semnal numai dacă mai mult de un conducător auto
Este creat pe el.mti_FindDriver () nu mai granule atomică array semnale.mti_GetDriverSubelements () va cristaliza acum un semnal de atomică array
Pentru a afla driverul subelements.mti_ScheduleDriver () va conduce acum atomică array semnale cu zero întârziere.
Programare cu un non-zero va determina o întârziere atomică matrice de semnal pentru a fi
granulat.Reţineţi că mti_GetDriverNames () şi mti_GetDriverValues ()
nu va returna nici o informaţie pentru atomică array semnale.
De asemenea, reţineţi că mti_GetSignalSubelements () forţele de o granulaţie
atomică array semnal.
The VHDL şi Verilog compilatoare au fost modificate pentru a nu afişa complet de utilizare
informaţii în momentul în care o eroare de utilizare.
Un mesaj plin de utilizare se afişează
numai în cazul în care într-ajutorare a comuta este utilizat.Un splash ecran acum apare pe versiunile OEM ModelSim identificarea
este atât de diferite de la regulat ModelSim PE produs.
(OEM numai)Facilităţi noi Adăugat să 5.5bO caracteristică a fost adăugat pentru a permite Solaris memorie partajată.
Funcţia poate creşte
simulări de mare performanţă.
A se vedea mai jos pentru mai multe detalii.Două programe pentru a facilita Solaris memorie partajată facilitate au
fost adăugat pentru "sunos5" şi "sunos5v9" platforme.
Pentru executabile sunt
situat sub "sunos5" şi "sunos5v9" directoare în modeltech copac
şi sunt denumite vshminit şi vshminf.Pentru a afla cum să utilizaţi această facilitate, invoca vsim şi faceţi clic pe meniul Ajutor
Ajutor> Technotes> Solaris_Shared_Memory
Cursorul în timp buton în fereastra Wave a fost îmbunătăţit.Cursorul în timp butonul este perioada de timp valoarea afişată în coloana de valori şi de
cursorul rând de valul de ferestre.Un clic dreapta al mouse-ului (RMB) pe acest buton se va activa la o intrare domeniul
în cazul în care aveţi posibilitatea să introduceţi o nouă valoare.
Apoi, cursorul (şi a vizualiza)
se va muta la noul timp.
Există o nouă funcţie FLI, mti_CreateTimeType (), care este utilizat pentru a obţine
un maner la un tip de Descriptorul pentru un timp VHDL tip.
O aplicaţie utilă
este pentru listarea de ora curentă.
De exemplu,curr_time_str = mti_Image (mti_NowIndirect (& curr_time),
mti_CreateTimeType ());
mti_PrintFormatted ( "Ora delta% s% d: Semnal% s /% s este% dn",
curr_time_str, mti_Delta (),
region_name, mti_GetSignalName (sigid), sigval);
Stabilirea de noi preferinţă variabilă PrefMain (stallKernel) la 1 va determina
simulare de kernel pentru a întrerupe în timp ce Wave Window actualizări apară.
În cazul în care simulatorul
nu este în execuţie sau variabila este setată la 0, nu va exista nici un efect.
Valoarea implicită este 0.
RunStatus de comandă are o nouă opţiune numit-completă care
va reveni statului şi motivul (status).
VSIM 5> when clk {stop}
VSIM 6> run
# Simulation stop requested
VSIM 7> runStatus
# break
VSIM 8> runStatus -full
# break user_stop
Posibil motiv de valori sunt:bkpt
bkpt_builtin
final
fatal_error
iteration_limit
silent_halt
pas
step_builtin
step_wait_suspend
user_break
user_halt
user_stop
necunoscut
Motivul pentru care valoarea numai după sensul de a executa sau pas comandă
întoarce.
Apelarea runStatus în timp ce el se află încă în rularea
de stat (de exemplu, atunci când în interiorul unui corp) va reveni precedent motiv valoare.În acest moment, în care utilizatorul este avertizat că este posibil să obţineţi rezultate pe care nu o
aştepta.
Cu un fel de break-cheie de lucrări, este posibil pentru a obţine un motiv
codul de spate, care poate fi fie user_break sau user_stop.
Aceasta se datorează faptului că
de pauză poate apărea la diferite puncte din simulare ciclu.
În cazul în care
simulator este un proces de evaluare, în momentul de la pauza, un user_break
vor fi returnate, cu toate acestea, în cazul în care simulatorul a finalizat procesele şi
este actualizarea semnal de valori, atunci user_stop vor fi returnate.
Subtile
a se vedea modul în care acest lucru în sistemul actual este cu Sursa de ferestre.
În
primul caz Sursa Window indică un fişier linie cu numărul de
săgeata albastră, în timp ce în al doilea caz, nici o sursă de linie este afişată.
Un nou set de compilator comutatoare au fost adăugate pentru a permite continuarea
poarta la nivel de optimizare pentru a apărea în Verilog celule biblioteci.În versiunile iniţiale de 5,5, aceste optimizari au fost extrem de conservatoare
în ceea ce priveşte dacă sunt sau nu de optimizare a fost permis.
Cu 5.5b,
mai multe switch-uri au fost adăugate pentru a dezactiva unele din aceste controale.
Comutatoarele sunt specificate la vlog compilator pe linie de comandă.
Ei doar au efect, atunci când compilarea poarta la nivel de celulă biblioteci, utilizând
de-a comuta rapid.
Puteţi, de asemenea, specifica-debugCellOpt
comutator pentru a verifica dacă sunt optimizare care apar.nocheckCLUP
Acest parametru permite conectivitate buclele în celule pentru a fi optimizate.
nocheckOPRD
Acest parametru permite un port de ieşire pentru a fi citite intern de celule.
Notă, în cazul în care valoarea
citeste este singura valoare a contribuit la producţia de celule şi dacă există
un driver de pe net in afara de celule, valoarea citit nu va reflecta
valoare de rezolvat.
nocheckDNET
Acest parametru permite atât de port şi a întârziat port (creat pentru negativ setup / hold)
pentru a fi utilizate în secţiunea funcţionale ale celulelor.
nocheckSUDP
Acest parametru permite o secvenţiale UDP de a conduce un alt secvenţiale UDP.
Dacă specificaţi nocheckALL, a tuturor acestor indicatori va fi activat.
Reţineţi, de asemenea, de
funcţionalitate de celule ar trebui să fie verificată după utilizând una din aceste
switch-uri.
De vlog-repede trece acum se ocupă de celule cu $ setuphold
şi $ recrem timingchecks care utilizează tstamp_cond sau
tcheck_cond argumente.Adăugat o elaborare de avertizare, atunci când generice / parametrii specificaţi la comanda
linie cu-G-G sau nu sunt prezente în desen.VHDL îmbunătăţiri de performanţă au fost adăugate la Std_Developerskit std_mempak
pachet.
De Mem_Load şi Mem_Dump proceduri sunt în prezent, în mod implicit cu supraîncărcare
accelerată versiuni ale acestor proceduri.
Un recompilaţi de orice VHDL folosind codul
aceste proceduri va duce la utilizare a built-in proceduri accelerate.
Compilarea cu-noaccel std_mempak vcom opţiune va duce la
utilizarea de original VHDL codul din pachet.Capacitatea de a fost adăugată la ModelSim PE şi produse OEM (ModelSim SE deja
această facilitate a) pentru a ţiglă şi ferestre în cascadă de la linia de comandă.
Acesta
funcţionalitate a fost posibilă numai de la GUI anterior.Verilog 2001 suport pentru interconectare întârzieri.
Această facilitate este activată cu-v2k_intr_delay trece.
Întrerupătorul
cauze de întârziere să fie vizibil de la portul de încărcare (anterior, utilizatorul va avea la
conecta un tampon din interiorul sarcină pentru a vedea modul de întârziere).
Dacă aveţi
$sdf_annotate() vă invită, în design, care nu sunt obtinerea executat
atunci ar trebui să adăugaţi Verilog sarcină $sdf_done() după ultima dvs.
$sdf_annotate() pentru a elimina orice zero-întârziere MIPDs că se poate să fi fost
creat.
[Acest mesaj a fost editat de: ssyang pe 2001-06-02 22:00]
e 2001-06-01 09:43, thyun a scris: