T
torontograd
Guest
Bună tuturor,
Eu sunt un pic confuz prin modul de a determina numărul maxim de permise tranzistoare serie într-o poarta logica in 0.18 (sau de tehnologie cu adevărat).Există o limită?Mea ar fi gândit că, dacă, de exemplu, numărul de serie PMOS este prea mare, Vout de la poarta digitale nu ar ridica destul de mare pentru a excita NMOS de la poarta următoare în cale logica.
De exemplu: este posibil pentru a crea un 5-input NAND cu 0.18 tehnologie?Ce zici de un nor?(PMOS serie în loc de NMOS).Ce zici de un 6 - sau 7-poarta de intrare?În cazul în care este limita?
Ca un experiment, am încercat de testare, în acest Cadence, de exemplu, crearea unui lanţ simplu de 3 tranzistori NMOS, cu un condensator mici, cu o vale iniţială de 1.8V pe partea de sus a stivei.Simularea arată că condensator este complet descărcată prin intermediul lanţului de NMOS, spre deosebire de doar parţial executarea la 1.8V - 3 * a Va.
Multumesc pentru orice ajutor / clarificări vă poate oferi!
Eu sunt un pic confuz prin modul de a determina numărul maxim de permise tranzistoare serie într-o poarta logica in 0.18 (sau de tehnologie cu adevărat).Există o limită?Mea ar fi gândit că, dacă, de exemplu, numărul de serie PMOS este prea mare, Vout de la poarta digitale nu ar ridica destul de mare pentru a excita NMOS de la poarta următoare în cale logica.
De exemplu: este posibil pentru a crea un 5-input NAND cu 0.18 tehnologie?Ce zici de un nor?(PMOS serie în loc de NMOS).Ce zici de un 6 - sau 7-poarta de intrare?În cazul în care este limita?
Ca un experiment, am încercat de testare, în acest Cadence, de exemplu, crearea unui lanţ simplu de 3 tranzistori NMOS, cu un condensator mici, cu o vale iniţială de 1.8V pe partea de sus a stivei.Simularea arată că condensator este complet descărcată prin intermediul lanţului de NMOS, spre deosebire de doar parţial executarea la 1.8V - 3 * a Va.
Multumesc pentru orice ajutor / clarificări vă poate oferi!