mai LVS calibru a alerga a verifica în design mixte de semnal-?

[harryzhu]

In design-mixte de semnal, există schematice în parte analogice, şi Verilog netlist în parte digital, de calibru poate rula LVS a verifica bazate pe această condiţie?Cum pot sa fac asta?Thanks for your help!

 

[Hughes]

Calibre are un instrument de a schimba Verilog de condiment.Dar ai nevoie de netlist condiment pentru fiecare celulă definiţie standard.

 

[harryzhu]

I a alerga v2lvs pentru a converti Verilog pentru a netlist CDL prin utilizarea ca acest lucru:

v2lvs-stdcell.v LSP-LSP * V-o output.cdl-S0 GND-S1 Vdd-v top_verilog.v

Dar m-am întâlnit o altă întrebare, de când am defini autobuzul, cum ar fi CIR [0-31], şi care nu este recunoscut, cum pot rezolva asta?

Ştiu că există un alt mod de a rula LVS folosind Dracula în design-mixte de semnal, dar nu ştiu fluxul detaliate.