Let's discuta Verilog-o, de exemplu, opamp

[rambus_ddr]

Am arată un exemplu opamp, dar am câteva întrebări despre semnificaţia lor.
Vout Care sunt datele de ieşire ale acestui opamp.hai sa ne discuta despre semnificaţia lor.

Următoarele este partea principală a Verilog-un cod de

1 @ (initial_step sau initial_step ( "DC")) a începe
2 Cl = iin_max / (slew_rate);
3 gm_nom = 2 pi * '* * freq_unitygain cl;
4 R1 = câştig / gm_nom;
5 vmax_in = iin_max / gm_nom;
6 sfârşitul anului
7 vin_val = V (vin_p, vin_n) vin_offset;
8 / / etapa Gm cu rotire
9 I (VREF, instanţa) < V (VREF, instanţa) / 100e6;
10 în cazul în care (vin_val> vmax_in)
11 I (VREF, instanţa) < iin_max;
12 else if (vin_val <-vmax_in)
13 I (VREF, instanţa) < -iin_max;
14 else
15 I (VREF, instanţa) < gm_nom * vin_val;
16 / / pol dominant
17 I (instanţă, VREF) < DDT (CL * V (instanţă, VREF));
18 I (instanţă, VREF) < V (instanţă, VREF) / R1;
19 / / etapa ieşire
20 I (VREF, Vout) < V (instanţă, VREF) / debandadă;
21 I (Vout, VREF) < V (Vout, VREF) / debandadă;
22 / / ieşire soft de limitare
23 în cazul în care (V (Vout)> vsupply-vsoft))
24 I (instanţă, VREF) < gm_nom * (V (Vout, vspply_p) vsoft);
25 else if (V (Vout) <vsoft))
26 I (instanţă, VREF) < gm_nom * vsoft;
27 sfârşitul anului

 

[analog_adam]

rambus_ddr Hi;

I într-adevãr e de mirare multe lucruri despre acest cod.

Mai întâi de toate, nu am putut localiza toate nodurile si elementele corect.Ai vreo idee despre schematic complet?

În plus faţă de faptul că, nu am putut înţelege scopul de tensiune Vref?Ai vreo idee?Adăugat după 2 minute:Am constatat, de asemenea acest Verilog-un model pentru opamps.

http://www.eda.org/verilog-ams/models/opamp.va

Ai vreo idee despre porţiunea următoarele din Cod;

/ / Limitare a curentului de ieşire
Case (1)
Iout> iout_max: Iout = iout_max;
Iout <-iout_max: Iout =-iout_max;
endcase

Ai înţeles sintaxa aici?

 

[pfd001]

V (Vout, VREF) / debandadă < I (Vout, VREF)

 

[analog_adam]

pfd001 a scris:

V (Vout, VREF) / debandadă < I (Vout, VREF)