jumătate întârziere ceas in Delta continuu timp sigma ADC

[meghna]

Salut,
I sînt trying la căutarea unor documente, în vigoare a jumătate întârziere de ceas de comparator, în modulatorului sigma delta.Oamenii model efect de întârziere bucla din cauza puls CAD (să zicem NRZ, RZ, Hz), dar nimeni nu spune că de comparator (quantizer sau latch) în bucla va da întotdeauna întârzieri care ar trebui să fie luate în considerare întotdeauna.

Cu alte cuvinte, puls RZ va fi similar cu puls HZ atunci când dispozitivul de blocare întârzierea este inclus.Aceasta va provoca un anumit efect, care poate fi compensată modifing bucla coeficient.Dar, puls NRZ va avea o jumătate de ceas sa mutat în următoarea etapă de prelevare a probelor care cauzează un al treilea mandat pentru a creşterii în buclă (în caz de modulatorului de ordinul al doilea).

Întrebarea mea este "cum sa model de acest termen în S-domeniu".Cu alte cuvinte, eu ar trebui să poată găsi acest freqency suplimentare pol in S domeniu.

Thanks & Regards
Meghna

 

[Fahmy]

a verifica hârtie anexat privind efectul de întârziere bucla in marja de fază.Sper că veţi găsi că este util.
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament

 

[meghna]

Vă mulţumim pentru răspuns Fahmy & dvs. pentru hârtie.Acest document pare putin dificil, voi avea nevoie de timp pentru a înţelege pe deplin aceasta.Mai mult, se vorbeşte mai mult Reglaj ABT; caut în mod special pentru Delta ADC Sigma.

 

[vrs007]

ChK acest lucru ...

http://www.edaboard.com/viewtopic.php?p=732095 # 732095