IME reducere de design / layout tehnici in chip

[hung_wai_ming@hotmail.com]

Oricine are experienta de a reduce cât de IME sau creşterea EMC pentru un cip de design?
Aş dori să ştiu orice circuit poate fi construit în interiorul chip să se reducă.

 

[tony_taoyh]

Ce stiu:

1) pachet de design;

2) CSD: răspândire a spectrului de pontaj.

 

[taofeng]

dacă aveţi tensiune de trecere, pe care le puteţi utiliza sau LDO serie de reglementare, pentru a reduce IME văzut de la linia de alimentare cu energie.Mai mult,
puteti chiar de design pe chip IME filtru în conformitate cu caietul de sarcini.

cu respect,Junfeng

 

[hung_wai_ming@hotmail.com]

Max Junfeng,

i-au considerat pe-chip IME filtru.Dar, pare a fi LC valoare este prea mare pentru a fi capabili să se integreze.

 

[taofeng]

Într-adevăr, mare, cu capac şi inductor nu este întotdeauna uşor să se integreze.Pot să vă vorbesc mai multe despre IME specs?

cu respect,

Junfeng

 

[CDRCDR]

Circuit de sensibile, cu izolarea digital parte