IEEE 1596 - LVDS

[AVT]

Salut,

IEEE 1596 un standard de cereri de la 40 la 140 ohm singur sfârşit de ieşire din impedannce TX parte.

Ma intrebam cum acest lucru poate fi făcut cu un pmos (de la vdd),
precum şi o sursă de curent nmos (cu gnd) în structura şofer???

 

[amanath]

Nu au înţeles în mod clar problema ur ..

 

[AVT]

ok - Am anticipa că este destul de clar - ceea ce înseamnă o încetare resitance - şi că, în cazul celei de-a IEEE1596-standard ar trebui să fie între 40
- 140 ohm 50 ohm pentru o singură linie - putem discuta despre acest lucru, dacă este necesar.

Problema mea este acum că LVDS şofer constă din două surse de curent, care conduce un curent printr-o diferenţă de terminare resitance pe RX faţă.
Ar trebui să fie evident că PMOS si NMOS că forma actuală de surse sunt de lucru în saturation - atât interne resitance (sa presupunem este gd pentru semnale mici) sursa de curent este destul de ridicat - mai multe 10k la 100k ohm.Această topologie de LVDS conducător auto, pe de altă parte permite pur şi simplu nu "derivaţie" reziliere la "vdd" / "gnd" de 40
- 140 ohm - nu există nici o şansă de a reduce gd sursa de curent Mosfets în saturaţie la această valoare. ..

Deci, aş vrea să ştiu cu adevărat - cum naiba fac baietii de la IEEE cere 40-140 ohm ca o terminare?(atunci când au nevoie de un modul de abordare curent?)Adăugat după 20 de secunde:suficient de clare?Adăugat după 16 minute:doar un alt plus pentru înţelegerea - fără cererea pentru o singură linie de reziliere va fi reflecţie coeficienţii de aproape 100% pe ambele părţi (de receptor şi transmiţător parte - nu atât de bine - nu-i asa?

 

[supravie]

În cazul în care încetarea rezistor 100 ohm pe RX partea meci de LVDS canal impedanta, atunci nu există nici o reflecţie din partea RX.Dar dacă nu, atunci nu va exista 2a de reflecţie privind TX parte, şi de această 2a reflecţie va intoarce la RX.Deci, pentru unele de mare viteză LVDS transmiţător (> 1Gbps), la punerea în aplicare a face parte TX 100 ohm diferenţial de terminare rezistenţă, pentru a reduce 2a reflecţie.Dar penality este că aveţi de a conduce mai mult curent pentru acelaşi leagăn.

 

[AVT]

-Da, dar e bine - dar tipii de la IEEE cere singl-a încheiat (!!!) de terminare - (atât de terminare, nu doar pentru diferenţial semnale) -, de asemenea, pentru comună-mode-semnale de ...

si apoi intra in real probleme - nu-i asa

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

?

 

[supravie]

OK.
Dacă doriţi să faceţi un singur scop încetarea TX de pe faţă.Una din metode este de a folosi sursa iubit pe partea de conducere, şi de altă parte, puteţi utiliza trecerea rezistenţă.În scopul de a controla impedanta, trebuie să vă design-un fel de urmărire ckt pe partea de conducere, astfel încât aceasta din PE rezistenţei poate fi bine controlate, şi, în acelaşi timp, această urmărire ckt posibilitatea de a controla producţia comună-mode de tensiune,
de asemenea.

 

[yashiro]

IEEE standard specifică foarte clar cum, pentru a verifica aceste valori.I dont cred că există o problemă acolo.

 

[AVT]

Da IEEE prevede unele măsuri de testare - dar hai - ei au un 33nF sarcină pentru testarea

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

- Dacă această sarcină să vezi un circuit de feedback-ul - va detoriate modul în care funcţionează atât de mult feedback-ul pe care îl va obţine nimic cu adevarat ceea ce este de orice utilizare ...

 

[FvM]

Salut,

în mod evident,
cei mai mulţi producători se referă la EIM-644A, mai degrabă decât LVDS IEEE 1596, în caietul de sarcini.Dacă am înţeles bine, ei nu neapărat parts IEEE ideea de a 40-140 unic încheiat RO, sau stii ce EIA 644 cereri în acest repect?

Alţi parametri, în special în caietul de sarcini a strans ieşire compensate şi minime şi maxime de tensiune diferenţială pare practic identice.

Cu respect,
Frank

 

[AVT]

Salut Frank,

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />da asta
e corect - Nu am găsit nimic similar în TIA 644.Oricum, care este, de asemenea, destul de surprinzător pentru mine, pentru că dacă greu orice comună-mode-semnal de terminare decât doar să se bazeze pe amortizare de la linia de perturbări.

În acelaşi timp m-am gândit că se pot utiliza pentru lumea reală cerere destul de reuşită pentru tulburări de până la 100 MHz de comună-mode-feedback circuit dacă se aplică la partea de jos şi de sus curent, astfel încât să iau ceva ca un simetrice OTA-structura cu o producţie brach care a degenerat de rezistenţe (care va genera un nou pol - dar acest lucru se datorează în mică impedanta de switch-uri foarte înaltă frecvenţă).În acest mod, puteţi adpat de comună-mode-terminare rezistenţă faţă de dorit 50 ohm (20 ms) de GM de input-tranzistori de simetrice OTA feedback circuit.

Am folosit Furtheron interne rezistenţe pentru TX-side diferenţial semnal de terminare - în acest fel, am fost capabili să împărţim mică rezistenţă 100 ohm diferenţial de terminare rezistenţă în două părţi, în scopul de a "depista" la comun-mode-semnal pentru feedback.Ca oricum ai nevoie de un plafon de compensare de feedback-ul de circuit a putea folosi, de asemenea, acest capac pentru a avea o terminaţie pentru semnalele de frecvenţă mai mare (în cazul meu în jur de 250 MHz), astfel cum a PAC este destul de redus pentru commonmode impedanta semnale în acest interval de frecvenţă, astfel încât să va primi pentru acest interval dorit 50 ohm comună-mode încetarea doar cu un interne MOSFET condensator.

În acest fel, am fost capabili de a realiza unele -10 dB amortizare pentru reflecţie comună de-mode-semnale de la "dc" mod beyound prima armonic al meu semnalul diferenţial de date.De mai sus că (500 MHz), în cazul meu şi pielea efect dielectric pierderilor de linia I do utilizarea lor loc de muncă cu scopul de a-umed comună Mod de interferenţă suficient ...

Asta
e modul în care o facem chiar acum - yome a avut timp sa ajung acolo - şi poate că nu
e cel mai bun mod în unul sau un alt sens (da, diferenţial încetare pe TX-side atrage suplimentare curent - şi acest lucru nu face MOSFET -switch-uri mai mici - şi, desigur, de prezenta la intrare-capacitate de switch-uri - şi prin aceasta cantitatea de energie de care ai nevoie pentru a predriver) - astfel încât să-mi spuneţi dacă ştiţi mai bine moduri

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

Adăugat după 18 minute:O observaţie mai mult - mai am o problemă cu schimbarea.

În mea LVDS TX folosesc ca switch-uri pentru cele două comutatoare pmos superioară dispozitive şi pentru partea de jos nmos două dispozitive.Motivul pentru a alege această configuraţie, şi nu patru nmos aparate este că am fugit în necaz, pentru că nu am nici o triple proces bine şi în acest fel de bodyeffect V-şi schimba peste colţuri creat unele destul de enervant overswinging în cel mai rău-viteză (lent / lent) colturi.Motivul pentru care este că OMI de V-şi schimba gamma-te diferite timpilor de comutare şi de RON, în timp şi de prezenta s-ar putea conduce mai mult sau mai puţin de o prejudecată crcuit scurt timp în jos în timpul de comutare.Am fost în imposibilitatea de a rezolva această behaviuor peste toate colţurile fără grele oblic în alte colţuri ...
(da, am incercat sa-au cumul de intrare pentru cele două semnale de switch-uri)

De pmos / nmos OMI de configurare este mai bun în acest sens - ca ai ceva de genul opus două diffpairs după toate ...
Dar, de asemenea, cu această configuraţie mai am unele probleme cu asimetrice naştere şi se încadrează de ori ...
Interesant am obţine cele mai bune rezultate atunci când am unitate a "trece" la saturaţie şi nu-i chiar în subthreshold /
oprire şi invers liniar-stat.Acest lucru este mai mult sau mai puţin understandabe în care acest lucru este similar cu modul în care un "adevărat" CML-tampon de asemenea, lucrări şi devine repede trecerea ei de comportament.
Dezavantajul este, desigur, că mai mult de-Pvt colturi acest degenerates datorită unor scurgeri în "off"-tranzistor de amplitudine a semnalului diferenţial - ceva care nu va trebui să facă faţă, atunci când vă deplasaţi comutatorul-mosfest adânc în liniar / subtreshold regiune.
Un alt avantaj este faptul ca mi se pare că am destul de mici, se pot utiliza dispozitive - aşa că am posibilitatea să salvaţi o anumită putere în predriver-circuit - oricum a predriver pentru acest mod de "director" de conducător auto nu permite de a avea invertori ca o predriver pentru că ai nevoie de un nivel-mutat de amplitudine-limitat de intrare pentru semnalul de ieşire-driver.
Aceasta se face în circuit de un CML-tampon cu comună-mode-trecerea-resitor şi unele Pvt-compenstion - pentru a avea un nivel fix-deplasare şi de ieşire amplitudine.Dar ceea ce rămâne diffcult este că trebuie să plec de la un CMOS (0 la 3.3v) datele de intrare-semnal de la CML-tampon de nivelul doi de mult fără a genera distorsiuni şi oblic, deoarece la mine in biblioteca digitală nu există CML latches şi flipflops

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

...

Poate s-ar putea spune că unele dintre problemele pe care le-am avut nu sunt o problemă pentru un 100 sau 200 Mbit LVDS - conducător auto care
a corecta - dar daca te duci la 500/622 Mbit şi mai sus - şi trebuie să facă faţă simetric slewrates de până la 500MV / s, pentru a obţine 300ps risetime cu oblic în 100ps gamă de peste Pvt decât cred că cel puţin - acestea sunt probleme ...

Dacă aveţi comentarii - să-mi faceţi o favoare şi le posta

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[FvM]

Salut,

vă mulţumesc pentru răspuns detaliat.Personal nu
sunt angajate cu IC design, am vedea problema dintr-o perspectivă IC utilizator.Eu cred de asemenea, că dedicat LVDS şofer chipsuri sunt de cele mai multe ori, utilizând simetrice actual sursa de design cu comună Mod de feedback de amperi.

Cu o Altera Stratix II LVDS driver, am putut observa o diferenţă de ieşire de înaltă impedanţă (> 1000 ohms) şi efectul de a menţine un circuit comună Mod de tensiune în caz de sarcină unsymmetrical cu aproximativ 5 ns timp constant.De la diferite ieşire diferenţial cu ambele state ieşire, feedback-ul de circuit pare sa fie asimetrice, aparent, de control de curent mai mic decât sursă.

Este de remarcat, că datasheet nu specifică comună Mod de proprietăţi execpt standardul TIA 644 parametri de offset şi o tensiune reziduală delta.

Cred că,
cel mai important efect al unui şofer reali impedanta de ieşire cerute de IEEE 1596, în contrast cu obicei trecut curent de punere în aplicare ar fi amortizarea reflectă semnalul diferenţial.Acest lucru ar putea fi mai bine realizat de către paralel diferenţial de terminare ca este folosit în general pentru gigabit de serie cu standardele.

În această comparaţie, vă design pare să aparţin de inalta performanta Gigabit clasa.Cred totuşi, că, pentru un FPGA mit peste 100 LVDS drivere, consumul de energie este, probabil, o cerere mult mai important decât o posibilă îmbunătăţire minoră de calitate a semnalului diferenţial cu driverul de terminare.Astfel @ ltera (cel mai probabil, şi alţi producători) de rezervă driver pentru încetarea gigabit transceiver.

Cu respect,
Frank