Globle Ceas în Xilinx fpga

[bjzhangwn]

Când m-am ar trebui să folosească globle Ceas şi DCM resourse, în cazul în care globle ceasul DCM şi poate îmbunătăţi freqeuncy, de DCM poate face 0 ceas oblic, dar cred că, uneori, ea face rău efect, e.gthe date calea întârziere din afară pune tampon este 5ns, şi cu ceas întârziere este 2ns, apoi total întârziere este 3ns, în cazul în care ceas întârziere este 0, atunci întârziere va fi 5ns, acest lucru va avea un efect de rău pe freqeuncy.

 

[bjzhangwn]

Acum am un model de date pune la cale (registrul de ieşire tampon) întârziere este 3ns, ceasul cale de întârziere este de 2 ns, deci este total întârziere 5ns, dar frecvenţa este 150Mhz, perioada este de 6.667ns, dar total de întârziere de la ieşire la rampă de lansare mcu este de aproximativ 3ns, astfel încât nu va mcu eşantion de date? Nu trebuie să facă date stabil 3.5ns după clk, ceasul între fpga şi mcu are 0 oblic! ce shoul i fac?

 

[putere-twq]

Da, DLL poate îmbunătăţi IO calendarul, dar pot de asemenea scăzută frecvenţă de funcţionare internă.

Nu ştiu de ce.

toate cele bunebjzhangwn a scris:

Când m-am ar trebui să folosească globle Ceas şi DCM resourse, în cazul în care globle ceasul DCM şi poate îmbunătăţi freqeuncy, de DCM poate face 0 ceas oblic, dar cred că, uneori, ea face rău efect, e.gthe date calea întârziere din afară pune tampon este 5ns, şi cu ceas întârziere este 2ns, apoi total întârziere este 3ns, în cazul în care ceas întârziere este 0, atunci întârziere va fi 5ns, acest lucru va avea un efect de rău pe freqeuncy.