două întrebări în legătură cu modul de 4:2 compresor Verilog

[craftfox]

Vreau doar să ştie cum să se ocupe de singal CIN de prima 4:2 compresor, setaţi-l la zero?

o altă întrebare: în cazul în care poziţia consecutive de mare de biţi (1 j) este un CSA, cum să se ocupe de singal instanţa de poziţia actuală de biţi (j) "s-4:2 compresor, doar aruncate înapoi în mare ea?

 

[eda_wiz]

Compressor este conceput astfel încât Curtea nu este o funcţie de CIN pentru a evita ripple-carry efect de

c ataşaţi

cititi aceasta pagina cu
http://www.geoffknagge.com/fyp/carrysave.shtml

Ur-a doua întrebare, nu este clar.
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament

 

[craftfox]

Am citit aceasta pagina, dar eu încă nu ştiu cum să se ocupe de semnal pumnul CIN iar semnalele de ultima instanţă.Eu scriu o imagine pentru a descrie întrebarea mea.
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament

 

[eda_wiz]

aveţi posibilitatea să motiv primul semnal CIN sau de a folosi doar o vipera completă, deoarece nu toate cele 4 biţi sunt prezente.instanţa de ultima PIN-ul poate fi aruncată, deoarece nu schimba orice biţi semnificativă în produs.

 

[craftfox]

dacă am folosi un [4-2] contor la poziţia a 12-biţi, semnalul instanţa va fi aruncată.Cred că nu este drept.Cred că trebuie să utilizeze un 4-2 [] contra, cu 3 intrări în poziţia a 13-bit de absorbţie singal 12 instanţei.Este corect??

 

[craftfox]

Am terminat acest proiect.Thanks for your help!
Ştii, cred că a utiliza metoda de dreapta.Când utilizaţi [4-2] contor, trebuie să vă absorbţie semnal de pe ultima poziţie de biţi's Court.