Despre Gate nivel de simulare

F

fireman

Guest
Ar putea cineva spune-mi cum să fac Gate Simulare nivel?Mulţumesc

 
Poarta simulare nivel simulează un ASIC / FPGA, după proiect de sinteza logica.Se poate simula un sistem de întârziere, luând în considerare poarta de întârziere, fără a ţine seama de cabluri.

 
Efectuaţi sinteză şi plasarea / rutare paşi (Fundaţia / Alianţa sau qu (AT) rtus), înlocuiţi de top de la nivel de fişiere de proiectare în bancul de lucru dvs. RTL cu cea generata de instrument de punere în aplicare dvs. (Fundaţia / Alianţa sau qu (AT) rtus).Ar putea fi necesar pentru a face unele schimbări în special pentru iniţializarea.
cu respect

 

Welcome to EDABoard.com

Sponsor

Back
Top