Delay de configurare completat de către DLL

[Tetra]

Am citit în XILINX foi de date care pot întârzia de configurare a FPGA, până când o intern DLL de blocare a ajunge la starea cum pot face asta.

 

[zape]

DLL macro-uri au un PIN extern cu eticheta "blocat".Acest PIN trebuie să rămână într-un stat mic, până la ceasurile dll generate sunt stabile (frecvenţă şi duty cycle).

 

[Tetra]

Ştiu că, aşa că ar trebui să am cravată acest PIN la ieşire şi de control extern PIN PIN-ul ~ INT de a întârzia semnalul de făcut?, Sau există o methode interne?

 

[zape]

Ne pare rău, eu cred că nu am înţeles tu.Dacă doriţi PIN-ul de făcut pentru a fi ridicate după ce DLL încuietori, aveţi o caseta de selectare pentru că, în opţiunile pentru generarea de programul de fişier (I credem că este în secţiunea de pornire).