S
skycanny
Guest
Bună tuturor baieti:
Vreau ro genera o maşină în condiţii de siguranţă declare, atunci când maşina intre într-un stat neaşteptate sau o stare de neatins, se poate recove din aceste erori de stat şi a alerga continuely.Mi-am creat o maşină de finit de stat de către VHDL, sintetizate de synplify cu atrribute "sigure", cu toate acestea, jurnalul avertizează că "alţii clauză nu este sintetizat", iar rezultatul synthesed tha este aceeaşi ca şi cea sythsized fără atributul "în condiţii de siguranţă ".Ori de câte ori am adăuga atributul "sigure" în fişierul *. SDC sau direct din sursa VHDL dosar, syplify arată avertizare menţionate mai sus.Mă refer http://www.synplicity.com/university/pdfs/designing_safe_vhdl.pdf ca ghidul meu, dar obţine acest rezultat.
Ce este greşit?cum a putea I a lua o maşină în condiţii de siguranţă de stat sintetizate de synplify?
Cel mai bun sens.
Vreau ro genera o maşină în condiţii de siguranţă declare, atunci când maşina intre într-un stat neaşteptate sau o stare de neatins, se poate recove din aceste erori de stat şi a alerga continuely.Mi-am creat o maşină de finit de stat de către VHDL, sintetizate de synplify cu atrribute "sigure", cu toate acestea, jurnalul avertizează că "alţii clauză nu este sintetizat", iar rezultatul synthesed tha este aceeaşi ca şi cea sythsized fără atributul "în condiţii de siguranţă ".Ori de câte ori am adăuga atributul "sigure" în fişierul *. SDC sau direct din sursa VHDL dosar, syplify arată avertizare menţionate mai sus.Mă refer http://www.synplicity.com/university/pdfs/designing_safe_vhdl.pdf ca ghidul meu, dar obţine acest rezultat.
Ce este greşit?cum a putea I a lua o maşină în condiţii de siguranţă de stat sintetizate de synplify?
Cel mai bun sens.