De ce tip de date în timp este de 4-stat în sistem Verilog?

[yourcheers]

Are orice organism are nici o idee cu privire la ce tip de date TIME este de 4-stat din Sistemul Verilog. Este logic să aibă "Logica", "Reg" & "Întreg" 4-stat. Dar ce TIMP?

 

[dave_59]

Timp tipul de date este un sinonim pentru reg [63:0] Acesta este modul în care aceasta a fost definită în Verilog, care avea doar 4-statale valori. Inițial Timp și integer ne-au fost dimensionate astfel încât punerea în aplicare ar putea alege dimensiuni, care au fost optim pentru o punere în aplicare special, dar ulterior au fost fixate la 64 de biți, în IEEE. SystemVerilog 2-a introdus valori de stat, dar nu a putut schimba definiția Timp pentru motive de compatibilitate.

 

[yourcheers]

Bună Dave Rich, Multumesc pentru explicatie. Numai oamenii care au asistat la evolutia SV poate răspunde la această. Multumesc pentru ajutor.