DDR IO design.

[haosg]

Salut, tuturor.
DDR pentru controller-design, Nu pot sa ma blenty material, dar eu nu am putut găsi nici un materail despre DDR interfaţă IO.stii tu, pentru corect latching DQ, de
calendarul relaţia dintre DQ si DQS este foarte important.
Special pentru circuit cuceri temprature şi de tensiune, etc, este necesară.
Poate cineva sa dea unele sursa sau propunerea de proiectare DDR interfaţă în ASIC.Multumesc foarte mult.

 

[zyphor]

Cred că puteţi găsi unele indicii cu privire la Xilinx app note.

 

[IEEE]

http://www.xilinx.com/bvdocs/appnotes/xapp200.pdf

http://www. ltera.com/literature/an/an327.pdf @

http://www. ltera.com/support/kdb/2001/10/rd10182001_1029.html @

 

[sri1502]

salut
DDR IO de proiectare a unor provocări cum ar fi
1.de care are nevoie de celule speciale analogice
2.Termenul critice
3.Consiliul probleme
4.prea multe brevete1:: citeste parte este mult mai critică decât scrie faţă.Va trebui fereastră îngustă de date pentru a face faţă.Deci, ai nevoie de celule analogice, care pot compensa acest proces, variaţiile de temperatură.Mai întâi, trebuie să alegeţi dacă doriţi să faceţi sursa sincron sau sincrone design citi pe faţă.Dacă este sursa sincron, care aveţi nevoie pentru a utiliza DQS pentru a înţelege de date.Dacă doriţi să o facă într-un mod sincron, care aveţi nevoie pentru a utiliza ceasul pentru a înţelege de date.

2:: Ai nevoie de timp pentru a face dur calcul (budgetting) înainte de a începe să cu design.Termenul de analiză trebuie să fie foarte exhaustivă.

3:: Diferite persoane vrea să pună capăt la bord într-un mod diferit.Una dintre cele mai populare mod este de a rezilia VREF.Asta înseamnă că, atunci când este inactiv, nu ştiu dacă acesta este de 1 sau 0.

4:: O mulţime de tipi care au început folosind DDR berbeci patentat lor idei de design.Oamenii care au început cu întârziere, nu au multe opţiuni.

Verificaţi microni şi Samsung site-uri web, pe care le-au ceva bun appnotes.

TX
Sri