Cum se utilizează modelul IBIS într-un proiect VHDL?

[mehrara]

Salut
Eu am un proiect VHDL în ISE.Eu folosesc CY68013 Cypress USB transciver şi modelul disponibile numai pentru el, în cypress.com este Ibis.Cum pot simula designul meu? (În modelsim)

Multumesc ...

 

[voma]

Tu nu o fac.

Modele de IBIS se ridică analogic de tensiune, leagăne, depăşiri şi aşa mai departe.Este pentru simularea conexiune analogică de urme dvs., pentru a detecta şi reflecţii nepotriviri.

IBIS nu ştie sau îngrijire despre funcţionalitatea: sensul '1 'şi '0' secvenţe care ies din cip, doar modele de modul în care un '1 'sau '0' arata ca in domeniul analogic (SPICE) .

Ce ai nevoie este un model de autobuz funcţionale pentru chip care comunică dumneavoastră de proiectare VHDL.

Vă rugăm să explicaţi de proiectare întregului dvs., astfel încât să putem vedea ce comunică cu ceea ce, şi ce anume ai nevoie de simulare Modelsim pentru ...

 

[mehrara]

Vreau să construiască o conexiune de mare viteză între FPGA şi calculator.Am ales USB şi vreau să utilizeze Cypress `s CY68013 transciver USB.În scopul de a testa designul meu vreau să fac Post locul şi simularea rută în ModelSim.Ce pot face?

Mulţumesc
PS Cred că funcţionalitatea IC este prea complicat pentru a scrie un model funcţional pentru.

 

[elektrom]

Verifica
http://www.trenz-electronic.de/ip/ipen4.htm

Ele oferă o testbench în VHDL, care este similar cu cel de emisie-recepţie USB.