Cum se convertesc desene de la FPGA pentru a ASIC?

[ldhung]

Salut,
Dacă am modele pe FPGA, folosind VHDL sau Verilog, cum pot converti desenele mele pe FPGA pentru a ASIC?Ce instrumente pot folosi pentru a converti de la design FPGA pentru a proiecta IC?
Mulţumesc

 

[JesseKing]

Nu instrument poate schimba direct de design FPGA pentru a ASIC, puteţi utiliza std.sintetizator de celule, cum ar fi DC, bg de a sintetiza codul dvs. iniţial de HDL pentru a netlist poarta, şi de a folosi instrument de PR pentru o pună în aplicare.

 

[linuxluo]

salut,
în cazul în care folositi Altera sau FPGA XILINX, puteţi solicita AE lor de a converti dvs. FPGA pentru a ASIC produs de acestea.tot pe netlist FPGA, aceasta scurta TTM.

 

[Senthilkumar]

utilizaţi instrumentul XILINX pentru a convetrt de proiectare

 

[ldhung]

Care XILINX instrument folosit pentru a converti?ISE?
Pot converti designul meu de a Edif, apoi de import Edif la instrumente IC.Dar care Cadence instrumente de IC este folosit?

 

[zysmith]

după verificatiing RTL, folosesc fluxul de ASIC.
backend de ASIC este departe diferit de FPGA.

 

[srik_naidu]

salut,
elimina berbecii şi dplls din proiectarea FPGA, deoarece nu berbeci şi dplls sintetizate în ASIC interfaţă synthesis.provide externe de la proiectarea FPGA cu cele când ur merge pentru sinteza ASIC.în ceea ce priveşte,
srik.

 

[de putere-twq]

Cred că trebuie să convertiţi FPGA pentru a ASIC de tine însuţi.

1) schimbarea RAM FPGA la berbec ASIC.ldhung a scris:

Salut,

Dacă am modele pe FPGA, folosind VHDL sau Verilog, cum pot converti desenele mele pe FPGA pentru a ASIC?
Ce instrumente pot folosi pentru a converti de la design FPGA pentru a proiecta IC?

Mulţumesc

 

[lijian_18]

Vă recomandăm utilizarea DC resynthesis de proiectare întreg.Numai în acest fel puteţi obţine mai mult de optimizat de circuit.Ceea ce trebuie să faceţi este să convertească doar ROM-ul, RAM şi IP alte analogic la corespunzătoare ASIC IP-uri.