Cum se adaugă trage-up / pull-down rezistor pentru porturile IO FPGA's

[s8319]

Vreau să adăugaţi o trage slab în jos rezistor pe 3-tampoane de stat de ieşire şi de tampoane de bidirecţională în Xilinx FPGA, am încercat să-l ca acest cod:

IOBUF KIO_0 (. O (KIO_I [0]),. IO (KIO [0]),. I (KIO_O [0]),. T (! Noi));
IOBUF KIO_1 (. O (KIO_I [1]),. IO (KIO [1]),. I (KIO_O [1]),. T (! Noi));
IOBUF KIO_2 (. O (KIO_I [2]),. IO (KIO [2]),. I (KIO_O [2]),. T (! Noi));
IOBUF KIO_3 (. O (KIO_I [3]),. IO (KIO [3]),. I (KIO_O [3]),. T (! Noi));
IOBUF KIO_4 (. O (KIO_I [4]),. IO (KIO [4]),. I (KIO_O [4]),. T (! Noi));
IOBUF KIO_5 (. O (KIO_I [5]),. IO (KIO [5]),. I (KIO_O [5]),. T (! Noi));
IOBUF KIO_6 (. O (KIO_I [6]),. IO (KIO [6]),. I (KIO_O [6]),. T (! Noi));
IOBUF KIO_7 (. O (KIO_I [7]),. IO (KIO [7]),. I (KIO_O [7]),. T (! Noi));

Pulldown pdIO0 (. O (KIO [0]));
Pulldown pdIO1 (. O (KIO [1]));
Pulldown pdIO2 (. O (KIO [2]));
Pulldown pdIO3 (. O (KIO [3]));
Pulldown pdIO4 (. O (KIO [4]));
Pulldown pdIO5 (. O (KIO [5]));
Pulldown pdIO6 (. O (KIO [6]));
Pulldown pdIO7 (. O (KIO [7]));

, dar nu merge!
Poate cineva să mă ajute?thank you!

 

[KiB]

utilizarea editor de constrângere a ISE XILINX pentru a adăuga pullup pentru semnale de IO

 

[s8319]

vă mulţumesc KiB, poţi să-mi dea o explicaţie detaliată despre utilizarea de editor constrângere?

 

[jjww110]

NET "Dat7IO" pullup;

 

[KiB]

din suita Xilinx ISE click pe "Assign Package Pins"
Xilinx instrument APCE va fi lansată
pe fereastra obiect de proiectare, veţi găsi toate I / O semnalul
nu există o coloană numită de reziliere.
set pullup sau derulant ca pe cerinţa ur pentru semnalul necesar

 

[jay_ec_engg]

în cazul în care nu utilizează ur GUI editor de Constrângere apoi atribui pullup sau derulant aflat în dosar. UCF (fişier constrângere), în cazul în care u sunt atribuirea semnalul de la PIN.

 

[jcchan]

Thanks, it works atunci când utilizează "trage" în fişierul constarint.