D
DZC
Guest
Bună, vreau să pună în aplicare un circuit pentru a purta ceas în cipul din cip.
Spec. bruiaj este mai mică decât 1ps, precum şi frecvenţa ceasului este 20M ~ 500MHz.
Sunt în considerare pentru a utiliza modului curent Logică şi interfaţă LVDS.
Întrebarea mea este: nu interfaţă LVDS de natură să asigure bruiaj atât de scăzută??
Sau aveţi vreo suggeations mai bine?
Multumesc mult in avans!
Last edited by DZC pe 17 octombrie 2007 8:38; editat de 2 ori în total
Spec. bruiaj este mai mică decât 1ps, precum şi frecvenţa ceasului este 20M ~ 500MHz.
Sunt în considerare pentru a utiliza modului curent Logică şi interfaţă LVDS.
Întrebarea mea este: nu interfaţă LVDS de natură să asigure bruiaj atât de scăzută??
Sau aveţi vreo suggeations mai bine?
Multumesc mult in avans!
Last edited by DZC pe 17 octombrie 2007 8:38; editat de 2 ori în total