Cum să co-simula VHDL / Verilog tranzistor cu circuit?

[willyboy19]

Dacă am IC5.0 şi LDV5.1 instalate în Linux, cum pot simula o amestecat-semnal de design care include tranzistor nivel circuite digitale si blocuri descrise în Verilog / VHDL?Poate fi realizat în acest Analog Design de Mediu?Există un tutorial bun la asta?Te rog, ajută!

Willy

 

[khorram]

După cum ştiţi, tranzistor nivel de module sunt disponibile doar în limba Verilog.Puteţi face acest lucru într-un design ierarhic.Aceasta înseamnă că ar trebui să scrie unele module sau procese, pentru a vă descrie RT nivel subsecţiune şi ar trebui să scrie unele module (întotdeauna blocuri) care includ tranzistor descrieri.Dacă nu aveţi nevoie de acurate calendarul de tranzistori, pe care le puteţi face că, în VHDL / Verilog simulator fără Analogic parte.În caz contrar, trebuie să folosiţi analogic parte şi cred că ar avea o mulţime de probleme.

Cu respect,
KH

 

[willyboy19]

KH, la unele dintre amestecat-semnal de circuite,
nu pot proiectare de circuite analogice în tranzistor nivel şi de a folosi Analogic Artist pentru a simula ei.Pentru unele din circuitele digitale în aceste proiecte, Verilog-A pare să funcţioneze bine.

Dar problema mea vine de fapt, atunci când aveţi un fel de complicat sistem digital, în cazul în care Verilog-o descriere / model nu este suficientă (este un subgrup al Verilog, oricum).În conformitate cu această condiţie, cum de co-simulare de circuite analogice cu Verilog / VHDL descrise complet digital blocuri pentru a verifica dacă sistemul de performanţă şi în funcţie Cadence?Ştiu Mentor Graphics prevede ADMS care combină Eldo şi HDL simulare capacitate.

Sunt sigur că Cadence pot face acelaşi lucru.Pot să vă rog ajuta cineva?