Cum de a genera ceasul de la FPGA pentru a rula un alt IC

[Sujatha_11]

Salut,
Eu am nevoie pentru a genera ceasul de la FPGA de a conduce un alt IC, care este conectat la FPGA.Nu am folosi un divider frecvenţă sau ceva pentru a realiza THS în cazul în care să iau ceasul de la comandantul ceas FPGA şi pentru a genera ceas nou?I am clueless despre acest lucru.Ajută-mă cu asta.Şi, în plus IC care se conecteaza la FPGA poate fi diferită ca şi în FPGA are nevoie de a conduce vehicule ICs diferite pentru ceasurile sunt diferite care trebuie să fie generate cum pot să fac dinamic cu privire la IC?
Mulţumesc,

 

[Iouri]

aveţi nevoie de sursa de ceas, indiferent de a conduce vehicule FPGA.decât în interiorul puteţi utiliza Reglaj pentru a genera anumite frecvenţe.De asemenea, aveţi posibilitatea să utilizaţi contoare la scară în jos ceas

 

[Sujatha_11]

Eu nu am înţeles-o.Sursa de ceas la fel ca în sursa de ceas externe?Sau am nevoie pentru a scrie un cod VHDL pentru a genera sursa de ceas?poti sa explic un pic mai mult?Sunt nou la toate acestea atât de lent în a înţelege.

 

[Renjith]

Doesnot FPGA-au nici oscilatoare ceas interior.
Deci, u nevoie pentru a utiliza un oscilator cristal pentru a genera un ceas maestru.FPGA are PLLs interior.astfel încât acest ceas maestru trebuie să fie alimentat la FPGA pentru a genera (folosind PLLS) frecvenţelor ceas, altele care trebuie să fie furnizate la ICs diferite asupra consiliului de ur.

 

[JSP-uri]

ceas de cât de mult de frecvenţă pe care il cauti?counter utilizare, dar contra pot utiliza hardware-ul mai mult de PLL, în cazul în care hardware nu este constrângere pentru tu apoi atunci du-te cu contor altceva PLL.

 

[nand_gates]

Căutaţi ceva de genul asta!
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament

 

[Sujatha_11]

Multumesc pentru toate răspunsurile dumneavoastră.Sunt pentru a construi un cip tester folosind FPGA pentru a testa unele ICs .. practic RAM in magazine FPGA intrări (vectori de test) şi răspunsurile aşteptate.Vectori de testare sunt hrănite la DUT şi de ieşire colectate de la DUT este trimis la FPGA înapoi pentru a fi comparate cu răspunsurile de aşteptat şi apoi decizia, dacă a trecut sau nu a reuşit IC este luată.Deci, DUT poate fi orice IC, care pot avea nici o frecvenţă de ceas.Deci, acesta este cerinţă mea.Ca şi în Am nevoie pentru a face munca DUT ca s-IC separată la ceas şi factori de producţie sunt date pe plan extern.Sper că vă sunt achiziþie it.
Mulţumesc