CPU @ RTL Design - Verilog (cu documentaţia completă)

Y

yahootew3000

Guest
Introducere la proiectarea procesorului folosind RTL Approach.

Acest procesor este simplă a 8-procesor de biţi cu 8-biţi adresa de autobuz.Arhitectura se bazează pe acumulator-bazate pe design.Set de instrucţiuni este grupat în câteva categorii, care este afişat ca mai jos:

1.Manipulare de date
A.ADD X adaugă valoare în memorie pentru a acumulatorului.
B.SUB X scade valoarea în memorie pentru a acumulatorului.
c.XOR X Exclusive-valoarea logică sau exploatarea în memorie pentru a acumulatorului.
D.ŞI X efectueze şi logica de operaţiune în valoare de memorie pentru a acumulatorului.
e.ADR Adauga între registre.

2.Transferul de date
A.MVI Mutaţi date imediat la registrul specificat.
B.MVD Mutaţi datele specificate de memorie la registrul specificat.
c.MOV Transfer de date între registre.
D.LDA X de încărcare a datelor de memorie pentru a acumulatorului.
e.STA X Încărcaţi acumulator la datele de memorie.

3.Programul de control al
A.BRN X Filiala în cazul în care valoarea din acumulator este negativ.
B.JMP X Salt la o adresă specificată.

6.Schimbătoare
A.SHR Shift un pic de registru la dreapta.
B.SHL Shift un pic de registru la stânga.

5.Miscellaneous
A.HALT Stai nici o operaţiune.
B.NOP Nici o operaţiune, până instruire viitoare.

Designul este folosind Λltera Quαrtus II 7.2
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament

 
<img src="http://images.elektroda.net/68_1197800605_thumb.jpg" border="0" alt="CPU @ RTL Design - Verilog (with complete documentation)" title="CPU @ RTL Design - Verilog (cu documentaţia completă)"/>
 
yahootew3000
scuză-mă, nu am nici un punct de ajuns pentru a descărca fişierele.astfel încât vă puteţi mail aceste fişiere cu mine?Mulţumesc foarte mult!
E-mail: yikoulian2001 (at) 126.com

toate cele bune
Eiffel

 
Da, acest lucru este prea scump.Vă rugăm să îl partajaţi cu rapid share.
Mulţumesc.

 
Toate fişierele ataşate sunt copiate la server gratuit oglinda aproximativ o dată pe lună, aşa că ar trebui să se întâmple în curând.
Apoi, puteţi descărca de la oglinda liber fără folosire orice puncte.

 
master_picengineer a scris:

Da, acest lucru este prea scump.
Vă rugăm să îl partajaţi cu rapid share.

Mulţumesc.
 
Pentru exemple suplimentare a desenelor şi modelelor de procesor pentru FPGA, unele pot avea o privire la opencores.org (desene diferite RISC şi PIC populare şi AVR nucleele CPU ceea ce le face foarte atractive pentru că evoluţiile apartamente software-ul există deja).

Apoi, unele pot lua, de asemenea, uita-te pe articole CIRCUIT beci (de exemplu, emite 116 martie 2000 Construirea unui sistem RISC într-un FPGA în care toate povestea gory de a dezvolta atât o 16-bit RISC şi de adaptare a compilator retrgetable LCC, sunt descrise şi codul-sursă este dat) .

Ambele Xilinx şi LATTICE oferi optimizat liber 8-bit nuclee CPU surse (PICOBLAZE şi MACO8).Descrierea PICOBLAZE sunt peste tot pe net şi nu există proiect în curs de desfăşurare PACOBLAZE care adaugă perifery diverse de bază şi o face mai puţin dependentă de vânzător.

 
yahootew3000
Buna, frate.Am o întrebare când am simula codul dvs. de dat la mine.Instrumente meu este QII 5.0, şi RAM ipcore rezultatul de transfer nu este acelaşi ca documentul menţionat.Atunci când citiţi RAM, datele de RAM se poate apărea la marginea următoare a ceasului, există unele probleme.
şi mă refer la Megafunction RAM Ghidul utilizatorului de la Altera site.Exploatarea efectivă de lucru este la fel de simula statutul meu, aşa cum ai ajuns rezultatul document?

 
"Ambele Xilinx şi LATTICE oferi gratuit optimizat 8-bit nuclee CPU surse (PICOBLAZE şi MACO8). PICOBLAZE descriere sunt peste tot pe net şi nu există proiect în curs de desfăşurare PACOBLAZE care adaugă perifery diverse de bază şi o face mai puţin vânzător"

Ele nu vă oferă codul sursă principală, astfel încât să nu se poate face schimba pe ele.

Adresa de 8-biţi este foarte scurt spaţiu de adrese, puteţi schimba cu 16-biţi?

Bazat pe ceea ce procesor asta este proiectat?De asemenea, este un RISC unul?

 
Johnson a scris:

"Ambele Xilinx şi LATTICE oferi gratuit optimizat 8-bit nuclee CPU surse (PICOBLAZE şi MACO8). PICOBLAZE descriere sunt peste tot pe net şi nu există proiect în curs de desfăşurare PACOBLAZE care adaugă perifery diferite la bază şi o face mai puţin vânzător"Ele nu vă oferă codul sursă principală, astfel încât să nu se poate face schimba pe ele.Adresa de 8-biţi este foarte scurt spaţiu de adrese, puteţi schimba cu 16-biţi?Bazat pe ceea ce procesor asta este proiectat?
De asemenea, este un RISC unul?
 
RegUser_2 a scris:Johnson a scris:

"Ambele Xilinx şi LATTICE oferi gratuit optimizat 8-bit nuclee CPU surse (PICOBLAZE şi MACO8). PICOBLAZE descriere sunt peste tot pe net şi nu există proiect în curs de desfăşurare PACOBLAZE care adaugă perifery diverse de bază şi o face mai puţin vânzător"Ele nu vă oferă codul sursă principală, astfel încât să nu se poate face schimba pe ele.Adresa de 8-biţi este foarte scurt spaţiu de adrese, puteţi schimba cu 16-biţi?Bazat pe ceea ce procesor asta este proiectat?
De asemenea, este un RISC unul?
 
Verilog şi VHDL codul sursă pentru PicoBlaze este descarcate de pe camera de zi Xilinx PicoBlaze.Ar putea fi necesar să vă înregistraţi şi autentificare, dar este gratuit.Uita-te pentru fişiere kcpsm3.v sau kcpsm3.vhd în arhiva ZIP.
http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/
http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/KCPSM3.zip

Cu toate acestea, codul sursă conţine chix multe instanţiată Xilinx şi primitive UTT, aşa că nu se aşteaptă ca acesta să fie uşor de înţeles şi uşor de utilizat, cu un non-Xilinx FPGA.Este posibil să fi fost cu coduri de mână sau tradusă de la o altă limbă.

 
echo47 a scris:

Verilog şi VHDL codul sursă pentru PicoBlaze este descarcate de pe camera de zi Xilinx PicoBlaze.
Ar putea fi necesar să vă înregistraţi şi autentificare, dar este gratuit.
Uita-te pentru fişiere kcpsm3.v sau kcpsm3.vhd în arhiva ZIP.

http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/

http://www.xilinx.com/ipcenter/processor_central/picoblaze/member/KCPSM3.zipCu toate acestea, codul sursă conţine chix multe instanţiată Xilinx şi primitive UTT, aşa că nu se aşteaptă ca acesta să fie uşor de înţeles şi uşor de utilizat, cu un non-Xilinx FPGA.
Este posibil să fi fost cu coduri de mână sau tradusă de la o altă limbă.
 
Ai încercaţi să descărcaţi fişierul şi căutaţi în interiorul?Un Xilinx pagina web chiar şi spune, "PicoBlaze pentru Spartan-3 de proiectare fişiere include acum sursă Verilog şi VHDL."

Codul este la UTT / nivel de chix, asa ca este greu de înţeles, dar comentariile autorului spunem că el a făcut-o în acest fel pe scop.

 
Noi folosim "cod sursă" pentru coduri la nivel înalt şi înainte de sinteza, nu "Codul este la UTT / nivel de flop", nu puteţi edita!

 
Oamenii, uneori, scrie codul original la UTT / nivel de chix, chiar dacă este de lucru plictisitor.În acest mesaj, autorul PicoBlaze explică un pic de ce a făcut-o în acest fel:
http://forums.xilinx.com/xlnx/board/message?board.id=PicoBlaze&message.id=68&query.id=2313 # M68

Codul PicoBlaze este editabil, dar nu ar fi nici o distracţie.În acest mesaj, autorul propune de editare de cod pentru a adăuga o caracteristică, dar recomandă ca acesta nu va fi uşor:
http://forums.xilinx.com/xlnx/board/message?board.id=PicoBlaze&message.id=23&query.id=2289 # M23

 
Lattice MICO8 distribuie gratuit şi MICO32 miezuri de RISC, cu Verilog cod sourve.MICO32 este o performanţă ridicată 32-bit RISC sistem care deja am portat la alti furnizori (FPGA's Spartan 3).Cod It's nu este specific pentru orice furnizor de FPGA, cu excepţia de bază JTAG Lattice specifice.El pune în aplicare de autobuz claviculă interne, ceea ce îl face uşor de a deschide alte nuclee de încorporeze.MICO32 au GCC compilator C conceput pentru dezvoltarea de software este

Nu sunt clone ARM (nnARM) şi OpenRISC (OR1200), miezuri de unele pot găsi pe web.

Toate acestea, la partea de sus a miezuri diferite de PIC populare şi AVR 8-bit clone disponibile pe site-ul opencores.org.

 
Este o orice unificat de software şi hardware mediu de dezvoltare pentru core CPU grilaj?

 
acest lucru este prea scump.Vă rugăm să îl partajaţi cu rapid share.
Mulţumesc.

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top