A
Al Farouk
Guest
Sunt folosind Xess bord, unii dintre ei FPGA cip sunt folosite în timpul Prallel port asa de programare pentru a utiliza acest PINS ca general I / O port de CPLD trebuie reprogramat pentru a schimba Prallel port / FPGA interfaţă.dos nici o pot ajuta, prin care de design de CPLD trebuie să fie reprogramat.
mulţumesc
mulţumesc