J
jslee
Guest
Bună, vreau să fac un plin EM simulare a unui chip RF, din TSMC 0.18um tehnologia CMOS.Discription a structurii cip-ului acest lucru este după cum urmează.Acesta conţine numeroase şi inductori interconecteaza, care sunt înconjurate de un inel metalic.Acest inel metalic, va servi ca un motiv de referinţă pentru circuitul meu.
Pentru a face o simulare EM pentru a obtine efectul de cuplare între inductori şi interconecteaza, catalogheaza multe porturi ar trebui să fie introdus în interiorul structurii.Nu am nici o idee cum să atribuiţi catalogheaza corect.Având o lungime de interconectare în circuitul de exemplu, de metal de interconectare este servit ca dirijor în configurare a portului catalogheaza.Dar cum despre conductor de referinţă?Dirijor de referinţă de cip înconjoară meu chip şi nu este aceeaşi înălţime ca de interconectare.În plus, ele sunt departe unul de altul.Nu ştiu cum la spre setup aceste catalogheaza porturile corect.
Am o idee simplă.Cu toate acestea, nu ştiu dacă applys.
Cred că poate adăuga o foaie de metal de pe partea de jos a chip-şi desemna limita starea sa ca o perfectă E. Distanţa dintre interconectare şi tablă adăugată este de circa 300um.Prin urmare, pot complot între o suprafaţă de interconectare şi foaie de metal şi, aşa că am posibilitatea să atribuiţi un port catalogheaza.Făcând acest fel, toate porturile catalogheaza interioara cip au de referinţă.După ce completat de simulare, dosarul SNP pot fi exportate şi face un post şi de prelucrare a assinged de referinţă la sol potenţial.
Este posibil?Vă rog să-mi preţioase sugestii.
Mulţumesc.
Pentru a face o simulare EM pentru a obtine efectul de cuplare între inductori şi interconecteaza, catalogheaza multe porturi ar trebui să fie introdus în interiorul structurii.Nu am nici o idee cum să atribuiţi catalogheaza corect.Având o lungime de interconectare în circuitul de exemplu, de metal de interconectare este servit ca dirijor în configurare a portului catalogheaza.Dar cum despre conductor de referinţă?Dirijor de referinţă de cip înconjoară meu chip şi nu este aceeaşi înălţime ca de interconectare.În plus, ele sunt departe unul de altul.Nu ştiu cum la spre setup aceste catalogheaza porturile corect.
Am o idee simplă.Cu toate acestea, nu ştiu dacă applys.
Cred că poate adăuga o foaie de metal de pe partea de jos a chip-şi desemna limita starea sa ca o perfectă E. Distanţa dintre interconectare şi tablă adăugată este de circa 300um.Prin urmare, pot complot între o suprafaţă de interconectare şi foaie de metal şi, aşa că am posibilitatea să atribuiţi un port catalogheaza.Făcând acest fel, toate porturile catalogheaza interioara cip au de referinţă.După ce completat de simulare, dosarul SNP pot fi exportate şi face un post şi de prelucrare a assinged de referinţă la sol potenţial.
Este posibil?Vă rog să-mi preţioase sugestii.
Mulţumesc.