ceva despre DCM

[shoufeng_luo]

Bună ziua tuturor, în FPGA XILINX familia lui, pot folosi un cristal de 100MHz pentru a genera un ceas de 200MHz, prin DCM pentru a fi folosit ca ceas de A / D.

 

[louisnells]

Sunt sigur despre capacitatea de viteza FPGA?
Care FPGA este?
Pot să-l manipuleze viteză de până la 200MHz?

Oricum de cele mai multe FPGA comune economice (Spartan II> 100MHz), are o bună capacitate de viteză.

 

[shoufeng_luo]

Virtex II pro de familie v2p40 se face referire.
În modul de înaltă frecvenţă, frecvenţa maximă poate fi de mai sus la 200MHz.

 

[louisnells]

Atunci când frecvenţa maximă de proiectare dvs. este cu-în limitele capacităţii de FPGA maximă de viteză, de manipulare 200MHz nu ar trebui să fie o problema.Dar este întotdeauna mai bine să păstreze o formaţie de pază între viteza maximă de comutare a proiectării şi limitele FPGA.

nu este seria Virtex este prea costisitoare?
Cât costă?

Eşti folosind core PowerPC în mod special în proiect?

 

[shoufeng_luo]

Un chip costă un pic mai mult de 1W, eu sunt un incepator de proiectare cu FPGA.
atunci când proiectare PowerPC, indiferent dacă în mediul de EDK putem acommplish ea.
Aceasta dupa-amiaza, I try la spre dublu cristal 100MHz, de ieşire frequecy este de 200MHz, Dar unde nu este pătrat sau ca sine, este un înalt nivel de vârf, nivelul scăzut de durată de 80% din period.can se face pentru ceas de A / dispozitive D?

 

[louisnells]

Salut
Cred că le vizionaţi forma de undă de la FPGA.Apoi, după cum am spus deja, cel mai probabil FPGA nu se poate sprijini această rată înaltă de ceas lângă 200MHz.Încercaţi să mai mici-o la sectiunea oscilator.

Ce se întâmplă de fapt este ca un val pătrat este o combinaţie de valuri sinusodal.Componente de frecvenţă diferită există în această colecţie.De asemenea, FPGA are niste limita pe frecvenţa pe care le pot ocupa.Deci, atunci când se aplică valurile pătrat partea de jos de frecvenţă va trece cu siguranta prin FPGA.Dar, componentele superioare de frecvenţă va experiance distorsiuni.Deci, O / p semnalul nu va avea toate componentele de frecvenţă pentru a construi forma pătrat val.Astfel, ei combina pentru a forma forma undei cum îl vedeţi acolo.

Dacă sunteţi în stare să-şi intensifice jos ceas în paşi, puteţi vedea, la schimbarea treptată în O / P formularul de val.

shoufeng_luo a scris:

Un chip costă un pic mai mult de 1W, eu sunt un incepator de proiectare cu FPGA.

atunci când proiectare PowerPC, indiferent dacă în mediul de EDK putem acommplish ea.

Aceasta dupa-amiaza, I try la spre dublu cristal 100MHz, de ieşire frequecy este de 200MHz, Dar unde nu este pătrat sau ca sine, este un înalt nivel de vârf, nivelul scăzut de durată de 80% din period.can se face pentru ceas de A / dispozitive D?

 

[shoufeng_luo]

Frecvenţa sysclk este critică, dispozitivul I folos poate suporta mai mult de 200MHz,
in seara asta, prin intermediul mea de test, se dovedeşte că ceasul generată de FPGA poate unitatea A / D.
Vă mulţumim pentru suggestion.Thanks dumneavoastră.