ceea ce este în neregulă cu tensiune meu Reglaj buclă de filtru?

E

eejli

Guest
Bună ziua tuturor,

I a alerga un tranzitorie pe Reglaj meu pentru a vedea procesul de închidere.Dar, după simulare lung (30us), cu lăţime de bandă bucla despre 200kHz.Tensiunea bucla de filtru se pare că nu constante, care nu este la fel de plat ca m-am aşteptat, dar, cu valuri şi unele componente unstabled DC.

Filtru de buclă este un ordin de regulat al treilea şi tensiunea bucla filtru este connnected la condensator rezervor (poarta unei Varactor) de o cruce LC-cuplate VCO.

Vă rugăm să consultaţi anexate tranzitorii şi dă-mi câteva orientări de pe ceea ce este posibil greşit.Nu există ondulaţie în tensiune filtru bucla ondulaţie este 4mv vârf la vârf.Şi Ripple este de aproximativ 3GHz, care este exact de două ori a frecvenţei oscilaţie VCO.Mulţumesc.
Ne pare rau, dar ai nevoie de login pentru a vizualiza această ataşament

 
Cum despre pompa dumneavoastră taxa?Are meci NMOS curent bine cu PMOS curent

 
Asta este foarte simplu!Acesta este rectificat de cuplare a capacului Varactor la bucla PLL capac de filtru.Presupun că tu folosire un circuit diferenţial rezervor cu o Varactor diferenţial.

the tank voltage have second order harmonics on the single ended voltage you see the second harmonic current at the varactor input.

Deoarece Varactor este neliniare şi
tensiunea rezervor au armonici, pentru al doilea pe un singur sa încheiat de tensiune veţi vedea de-al doilea armonic curent la intrare Varactor.Aceasta duce la o picătură mică de tensiune în cadrul PAC bucla filtru.

 
Rfsystem Bună,

Oaspete Prima mea este, de asemenea, această cuplare şi tu a face it clar.Gândirea mea este că, începând din frecvenţa ondulaţie este mare, astfel încât nu poate provoca probleme serioase pentru a satisface caietul de sarcini blocat pentru receptor.PLL este utilizat pentru a genera LO semnal pentru un mixer într-un receptor RF.

Ceea ce am griji este că trecerea de DC probabil determinate de ondulaţie (media Ripple a lui DC nu este zero).Această schimbare DC va face de tensiune bucla de filtru nu plate, chiar şi în stare blocat aşa cum se arată în figură.Si asta va duce la o schimbare de frecvenţă de Reglaj şi poate provoca probleme pentru DEMODULATOR digitale după mixer si baza de banda ADC.

Este o oriunde pentru a micşora această reorientare DC?

Mulţumesc.

 
Dvs. sunt corecte, efectele posibile DC a ondulaţie este de aproximativ 400-500uV.Daca Havin despre 100MHz / V pentru un control combinat digitale / analogice, tu a lua 40-50kHz schimbare.Deci, există o amplitudine mica pentru a comuta de frecvenţă.Cred că este nici o problemă cu excepţia cazului în amplitudinea VCO nu este influenţată şi de altceva.

 
Rfsystem Multumesc,

Amplitudine VCO diferenţial de ieşire este mai mică decât 100mV Vdd şi Kvco este de aproximativ 30MHz / v.asa se pare 15kHz offset este acolo pentru PLL meu.

Dar de ce crezi ca la 40 la 50kHz offset este OK?Eu nu sunt familiarizaţi cu specificaţiile digitale.

 
eejli a scris:

Dar de ce crezi ca la 40 la 50kHz offset este OK?
Eu nu sunt familiarizaţi cu specificaţiile digitale.
 
Cred că este ok, deoarece aceasta schimbare de frecvenţă vor fi compensate prin bucla PLL.Deci, există doar o mică modificare a tensiunii de VCO.Pentru performanţa LO accuarcy tipic faza de-a lungul timpului este importantă, care se numeşte faza de zgomot sau EVM integrate.

 
Thanks guys,

Eu am de a reveni la acest subiect, deoarece în laborator am măsurat frecvenţa Reglaj şi să găsească frecvenţa de ieşire este aproape exatly frecvenţă că ar trebui să fie (cu frecvenţa de referinţă raportul divider) în intervalul de referinţă de cristal ppm.

Dar un lucru ciudat este că am nevoie pentru a compensa o parte fracţionată a raportului de divider pentru a obţine ouput in banda de DEMODULATOR un semnal mai bun video.

Designer noastre digitale spune că am nevoie să arate mai mult pe design Reglaj especailly separatoare de următoarele PLL (cele divider este în afara buclei PLL, care este uded să împartă ieşire Reglaj mai jos pentru a se potrivi frquency semnal de RF).I donot ştiu dacă el are dreptate.se va cele divizoare schimba frecvenţa de ieşire PLL?Mă îndoiesc că este adevărat.

Este o orice alte posibile motive care pot explica de această frecvenţă problemă offset?Va Ripple bucla filtru cauza frecventa offset?

Mulţumesc.

.Se pare că am nevoie de a compensa manual raportul Delta simga divizare un pic de a face DEMODULATOR în banda de a avea un film bun de ieşire.

 
Eejli Bună,

Ce vrei să spui în funcţie de frecvenţă offset?

Înseamnă că atunci când aţi setat modul de a fi 70.5, dar real
modul devine 71.5?

Dacă este aşa, acest lucru poate fi o problemă de DSM.

 
e off: timp de blocare vs Δf (în cazul dumneavoastră Δf este de 40-50kHz).Aveţi posibilitatea să redesign optiunea dvs. de buclă (scădere

 
Arein,

Să ne da o example.Say raportul ideal de diviziune este de 40.5 frecvenţa de ieşire Reglaj este exact 40.5 * Fref (27MHz) 50 kHz, 50kHz Presupun că aceasta este de la precizie cristal ppm (cum ar fi 100ppm -> 2.7KHz * 40 = 108kHZ> 50kHz).

Dar am nevoie pentru a ajusta divizia Sigma Delta 0.5 - 0.5001 pentru a obţine baza noastra de banda de ieşire DEMODULATOR un video de bună calitate.Un explaination directă este că producţia Reglaj are unele frecvenţă de offset.Cineva mi-a spus că eu nu pot avea încredere un semnal de 2GHz de la un analizer spectrului de frecvenţă, deoarece este mare.
E corect?

 
în PLL meu, i, de asemenea, a se vedea phenomena.it este cauzată de armonici ordinea 2a în producţia de VCO pentru că au aceleaşi phase.right? şi apoi, pentru a înţelege modul în care acestea au faza de acelaşi lucru?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top