E
elcielo
Guest
Ce mai e nou în qu (AT) rtus II-Software Version 4.0
Software-ul Extinderea Altera's Tehnologie Leadership
Versiunea 4.0 a qu (AT) rtusŽ software-II, se extinde software-ul Altera lider tehnologie de înaltă densitate de design FPGA şi sprijină noul STRATIX II, de familie FPGA.Qu (at) rtus software-II-acum caracteristici avantaje de conducere unica in:
Fluxul de design de sprijin metodologia
Sistemul de proiectare şi de proprietate intelectuală (IP) de integrare şi de evaluare PA
Locul-şi-tehnologie ruta
Timing metodologia de închidere
Într-tehnologie sistem de verificare
STRATIX dispozitive II sunt cu 50% mai rapid decât anterioare familii FPGA si poate ajunge chiar mai ridicate niveluri de performanţă, profitând de qu (AT) rtus II, software-ul de sinteză avansat fizice şi a metodologiilor de calendarul de închidere.Qu (at) rtus software-II, tehnologie de conducere si STRATIX II, familia aparatul emite designeri de cea mai mare performanta si cea mai mare eficienţă pentru înaltă densitate desene FPGA.Software-ul Extinderea Altera's Tehnologie Leadership
Qu (at) rtus II, software-ul versiunea 4.0 include noua tehnologie pentru a simplifica şi a accelera de înaltă densitate de design FPGA, inclusiv:
Memory Compiler Waveform Generation afişează Produce forme de undă de funcţionare a structurii de memorie bazate pe parametrizarea de memorie şi selecţiile de configurare.Această caracteristică face mai uşor de înţeles efectele de diferite setări de configurare de memorie.RTL Viewer Oferă o reprezentare schematică a desenelor şi modelelor care pot fi utilizate pentru a analiza structura de un design înainte de simulare în continuare de comportament, sinteză, precum şi locul şi-etape rută sunt efectuate.Privit RTL permite proiectanţilor să navigheze ierarhia un design şi a localiza un produs special, de interes cu uşurinţă pentru a ajuta la depanarea şi optimizare.Elemente selectate în ecranul de vizualizare RTL pot fi direct cercetate până la fişierele sursă de proiectare.Revizuirile Compilation permite designerilor să experimentaţi utilizând setările de compilare diferite şi misiuni pentru un design dat.Un grup de setări, sarcini, iar rezultatele compilaţie pot fi stocate şi prelucrate separat, ca o revizuire individuale de design.De sprijin material de sinteza Adds support sinteza fizic de optimizare pentru II, STRATIX familie FPGA.Design Space Explorer Distribuit de sprijin informatice de design Explorer spaţiu-script-ul de proiectare automatizate de optimizare suportă acum medii distribuite în cazul în care mai multe computere pot rula simultan compilatii utilizând setările de optimizare diferite.SignalTapŽ II Advanced Feature Declanşarea Oferă un mediu grafic pentru punerea în aplicare de utilizator complexe definite de logică de declanşare pentru a compara state de autobuz şi semnale individuale pentru a iniţia SignalTap II integrate de date logica analizator de captare.Această caracteristică oferă designeri FPGA flexibilitate fără precedent pentru a identifica problemele de sistem de proiectare în sistem şi la viteze de sistem.Mai repede Times compilaţi pe platforme Linux Îmbunătăţeşte compilează ori cu o medie de 40%.Suportă acum versiuni Red Hat Linux 7.3 şi 8.0.
Software-ul Extinderea Altera's Tehnologie Leadership
Versiunea 4.0 a qu (AT) rtusŽ software-II, se extinde software-ul Altera lider tehnologie de înaltă densitate de design FPGA şi sprijină noul STRATIX II, de familie FPGA.Qu (at) rtus software-II-acum caracteristici avantaje de conducere unica in:
Fluxul de design de sprijin metodologia
Sistemul de proiectare şi de proprietate intelectuală (IP) de integrare şi de evaluare PA
Locul-şi-tehnologie ruta
Timing metodologia de închidere
Într-tehnologie sistem de verificare
STRATIX dispozitive II sunt cu 50% mai rapid decât anterioare familii FPGA si poate ajunge chiar mai ridicate niveluri de performanţă, profitând de qu (AT) rtus II, software-ul de sinteză avansat fizice şi a metodologiilor de calendarul de închidere.Qu (at) rtus software-II, tehnologie de conducere si STRATIX II, familia aparatul emite designeri de cea mai mare performanta si cea mai mare eficienţă pentru înaltă densitate desene FPGA.Software-ul Extinderea Altera's Tehnologie Leadership
Qu (at) rtus II, software-ul versiunea 4.0 include noua tehnologie pentru a simplifica şi a accelera de înaltă densitate de design FPGA, inclusiv:
Memory Compiler Waveform Generation afişează Produce forme de undă de funcţionare a structurii de memorie bazate pe parametrizarea de memorie şi selecţiile de configurare.Această caracteristică face mai uşor de înţeles efectele de diferite setări de configurare de memorie.RTL Viewer Oferă o reprezentare schematică a desenelor şi modelelor care pot fi utilizate pentru a analiza structura de un design înainte de simulare în continuare de comportament, sinteză, precum şi locul şi-etape rută sunt efectuate.Privit RTL permite proiectanţilor să navigheze ierarhia un design şi a localiza un produs special, de interes cu uşurinţă pentru a ajuta la depanarea şi optimizare.Elemente selectate în ecranul de vizualizare RTL pot fi direct cercetate până la fişierele sursă de proiectare.Revizuirile Compilation permite designerilor să experimentaţi utilizând setările de compilare diferite şi misiuni pentru un design dat.Un grup de setări, sarcini, iar rezultatele compilaţie pot fi stocate şi prelucrate separat, ca o revizuire individuale de design.De sprijin material de sinteza Adds support sinteza fizic de optimizare pentru II, STRATIX familie FPGA.Design Space Explorer Distribuit de sprijin informatice de design Explorer spaţiu-script-ul de proiectare automatizate de optimizare suportă acum medii distribuite în cazul în care mai multe computere pot rula simultan compilatii utilizând setările de optimizare diferite.SignalTapŽ II Advanced Feature Declanşarea Oferă un mediu grafic pentru punerea în aplicare de utilizator complexe definite de logică de declanşare pentru a compara state de autobuz şi semnale individuale pentru a iniţia SignalTap II integrate de date logica analizator de captare.Această caracteristică oferă designeri FPGA flexibilitate fără precedent pentru a identifica problemele de sistem de proiectare în sistem şi la viteze de sistem.Mai repede Times compilaţi pe platforme Linux Îmbunătăţeşte compilează ori cu o medie de 40%.Suportă acum versiuni Red Hat Linux 7.3 şi 8.0.