B
boardlanguage
Guest
Am fost folosind Altera Qu (la) rtus-II 7.1 web-a editie a sintetiza unele proiecte de hobby.Sper ca una din aceste devine comercial utilizabil, dar am un mare obstacol.
Din moment ce am vrut să înveţe unele Systemverilog, am scris toate RTL în 3.1A Systemverilog (deşi poate fi downcoverted la Verilog-2001 destul de uşor.) Qu (la) rtus-II, sprijinite systemverilog suficienta pentru a fi în valoare de timpul meu pentru a chiar scrie RTL acest fel.
Xilinx XST 9.1 nu suporta Systemverilog la toate.(Am auzit Systemverilog sinteza este planificată pentru eliberarea 10.x.)
...astfel încât aduce întrebarea mea pentru "terţă parte" sinteza FPGA-unelte: Synplicity, Mentor, Synopsys.Ştiu Synopsys sprijină Systemverilog destul de bine - Aş le considera "de aur-standard" (până în prezent .)...
dar ce despre Synplicity?Cum Systemverilog sprijinul lor în comparaţie cu ceilalţi vânzători?
Din moment ce am vrut să înveţe unele Systemverilog, am scris toate RTL în 3.1A Systemverilog (deşi poate fi downcoverted la Verilog-2001 destul de uşor.) Qu (la) rtus-II, sprijinite systemverilog suficienta pentru a fi în valoare de timpul meu pentru a chiar scrie RTL acest fel.
Xilinx XST 9.1 nu suporta Systemverilog la toate.(Am auzit Systemverilog sinteza este planificată pentru eliberarea 10.x.)
...astfel încât aduce întrebarea mea pentru "terţă parte" sinteza FPGA-unelte: Synplicity, Mentor, Synopsys.Ştiu Synopsys sprijină Systemverilog destul de bine - Aş le considera "de aur-standard" (până în prezent .)...
dar ce despre Synplicity?Cum Systemverilog sprijinul lor în comparaţie cu ceilalţi vânzători?