Bună tuturor, îndoieli legate de Verilog sarcină

[VLSImaniac]

Bună, a putea anyone spune-mi de ce nu trebuie să ne model de logică sincron într-o sarcină?

 

[omkar]

Salut,
O sarcină poate fi numit numai din interiorul unui bloc de procedură, care, pentru sinteza înseamnă un secventiala începe-sfârşitul block.A începe bloc de sfârşitul nu poate fi decât în interiorul întotdeauna o declaraţie care trebuie să conţină posedge sau negedge construi în lista de sensibilitate, în scopul de a model de instrumente de sincron logic.Since de sinteză nu poate Suport marginea imbricate-a declanşat construieşte, o sarcină nu poate fi folosit pentru a modela logica sincronizare. (citit-o undeva, corectaţi-mă dacă mă înşel)